《集成电路设计.pptx》由会员分享，可在线阅读，更多相关《集成电路设计.pptx（66页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、IC中有多种电容结构 MOS 电容结构 PN结电容结构 金属叉指电容结构 多晶硅/金属-绝缘体-多晶硅电容 I C中主要电容器 MOS 电容 PN结电容 4.1 集成电路电容器第1页/共66页 MOS电容器与平板电容和PN结电容都不相同。因为金属-氧化物-半导体层结构的电容具有独特的性质。电容电压特性取决于半导体表面的状态,随栅极电压变化，表面可处于：积累；耗尽;反型.一、MOS电容器1.MOS 电容结构金属sio2半导体diVGC=Ci CsCi+Cs串联第2页/共66页PN+sio2金属金属ToxN+Psio2纵向结构纵向结构横向结构横向结构MOS 电容电容量Cox=A0 sio2ToxT
2、ox:薄氧化层厚度；A:薄氧化层上 金属电极的面积。一般在集成电路中Tox 不能做的太薄，所以要想提高电容量，只能增加面积。N+层为了减小串联电阻及防止表面出现耗尽层。集成电路中要制作一个30 pF的MOS电容器，所用面积相当于25个晶体管的面积。第3页/共66页AlSiO2ALP+P-SUBN-epiP+N+N+MOS电容第4页/共66页P N+PN外延NN+P PN结电容 在PN结反偏时的势垒电容构成的电容器 PN结电容与 MOS电容的数量级相当。P P衬+-第5页/共66页二、PN结电容突变PN结电容计算公式：PN结电容与杂质浓度有关，若考虑横向扩散：总结面积=底面积+4个侧面积A=xj
3、W 2+4W2W:正方形pn 结扩散区的边长。参考P45 2.42第6页/共66页发射区扩散层隔离层隐埋层扩散层PN结电容P P衬底SiO2-P+隔离+N+N+埋层N+发射区P+N-+CjsP 基区第7页/共66页三、三、平板电容平板电容第8页/共66页 4.2 集成电阻器集成电阻器及版图设计及版图设计集成电路中的电阻集成电路中的电阻 无源电阻无源电阻 通常是合金材料或采用掺杂半导体制作的电阻通常是合金材料或采用掺杂半导体制作的电阻薄膜电阻薄膜电阻扩散电阻扩散电阻沟道电阻沟道电阻有源电阻有源电阻将将晶体管晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现出进行适当的连接和偏置，利用晶体
4、管的不同的工作区所表现出来的不同的电阻特性来做电阻来的不同的电阻特性来做电阻第9页/共66页1、合金薄膜电阻 掺掺杂杂多多晶晶硅硅薄薄膜膜也也是是一一个个很很好好的的电电阻阻材材料料，广广泛泛应应用用于于硅硅基基集集成成电电路路的的制制造。造。采用一些合金材料沉积在二氧化采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光硅或其它介电材料表面，通过光刻形成刻形成电阻条电阻条。常用的合金材料。常用的合金材料有：有：钽 Ta 镍铬Ni-Cr 氧化锌 ZnO 铬硅氧 CrSiO薄层电阻薄层电阻不不同同掺掺杂杂浓浓度度的的半半导导体体具具有有不不同同的的电电阻阻率率，利利用用掺掺杂杂半半导导体体的
5、的电电阻阻特特性性，可可以以制制造造电电路路所所需需的的电电阻器。阻器。2、多晶硅薄膜电阻3、掺杂半导体电阻第10页/共66页方块电阻的几何图形方块电阻的几何图形 R设计时只需考虑电阻的设计时只需考虑电阻的长宽比长宽比即可，即可，R 根据工艺调整根据工艺调整例：设计一个例：设计一个2k基区电阻。基区电阻。一般基区扩散的一般基区扩散的方块电阻为方块电阻为200/，所以只要构造所以只要构造长宽比为长宽比为10的图形即可。的图形即可。第11页/共66页根据根据掺杂工艺掺杂工艺来分类来分类扩散电阻扩散电阻 对半导体进行热扩散掺杂而构成的电阻，对半导体进行热扩散掺杂而构成的电阻，精度较难控制精度较难控制
6、离子注入电阻离子注入电阻 离子注入方式形成的电阻，阻值容易控制，离子注入方式形成的电阻，阻值容易控制，精度较高精度较高利用与集成电路兼容的扩散工艺构成利用与集成电路兼容的扩散工艺构成的电阻器的电阻器第12页/共66页利用与集成电路兼容的利用与集成电路兼容的扩散层扩散层构成，主要根据掺入杂质浓度和扩散形成的构成，主要根据掺入杂质浓度和扩散形成的结深决定阻值。结深决定阻值。发射区的掺杂浓度高，电阻最小发射区的掺杂浓度高，电阻最小基区电阻相对大，集电区的最大基区电阻相对大，集电区的最大 扩散电阻扩散电阻N集电区扩散电阻集电区扩散电阻N+N+基区扩散电阻基区扩散电阻N P第13页/共66页N+N+发射
7、区SiO2RP P+衬底RN N+埋层N N外延集电区P+P+P基区外延层扩散电阻外延层扩散电阻N发射区扩散电阻发射区扩散电阻(发射区扩散层发射区扩散层)第14页/共66页 沟道电阻（夹层电阻）沟道电阻（夹层电阻）利用不同掺杂层之间的沟道形成的电阻器利用不同掺杂层之间的沟道形成的电阻器沟道电阻沟道电阻RR=减小结深减小结深，增加方块电阻的阻值；沟道电阻制作大阻值电阻的基本思想。即两扩，增加方块电阻的阻值；沟道电阻制作大阻值电阻的基本思想。即两扩散层之间的沟道散层之间的沟道第15页/共66页因结深难以精确控制，所以因结深难以精确控制，所以沟道电阻沟道电阻的阻值也不能精确控制，精度要求的阻值也不能
8、精确控制，精度要求高的电路不能采用沟道电阻。高的电路不能采用沟道电阻。P PN+N+NINP PI外延层沟道电阻外延层沟道电阻基区沟道电阻基区沟道电阻P电阻取决于夹层电阻率和结深电阻取决于夹层电阻率和结深第16页/共66页MOS多晶硅电阻多晶硅电阻栅氧化层多晶硅场氧化层RR第17页/共66页 集成电路集成电路中几种扩散电阻器的比较中几种扩散电阻器的比较电阻类型电阻类型方块电阻方块电阻/口口相对误差相对误差%温度系数温度系数10-6/基区基区100-2002015002000发射区发射区2-1020+6000集电区集电区100-10003可控可控基区沟道基区沟道21010350+2500外延层外
9、延层25 10330+3000外延层沟道外延层沟道4101037+3000薄膜薄膜3+200第18页/共66页扩散电阻的功耗限制单位电阻面积的功耗单位电阻面积的功耗 PAR单位电阻条宽的工作电流单位电阻条宽的工作电流IW(PA/R)1/2单位电阻条宽的最大工作电流单位电阻条宽的最大工作电流IW max(PA max/R)1/2第19页/共66页(PA max/R)1/2R越大，R越小，第20页/共66页 扩散电阻的最小条宽扩散电阻的最小条宽版图设计规则所决定的最小扩散条宽版图设计规则所决定的最小扩散条宽工艺水平和扩散电阻精度要求所决定的最小扩散条宽工艺水平和扩散电阻精度要求所决定的最小扩散条宽
10、电阻最大允许功耗所决定的最小扩散条宽电阻最大允许功耗所决定的最小扩散条宽在设计时应取最大的一种在设计时应取最大的一种扩散电阻的最小条宽扩散电阻的最小条宽WRmin受三种因素的限制受三种因素的限制：第21页/共66页 b.基区电阻等效模型基区电阻等效模型 c.衬底电位与分布电容衬底电位与分布电容 集成电路中电阻模型集成电路中电阻模型集成电路中电阻基本是由各扩散层形成，除了电阻本身，有反偏的集成电路中电阻基本是由各扩散层形成，除了电阻本身，有反偏的PN结特性，结特性，带来带来附加的电阻和电容附加的电阻和电容(寄生参数寄生参数)衬底衬底s，n端接端接最高电位最高电位防止电阻器的防止电阻器的pn结结正
11、偏使电阻失效正偏使电阻失效第22页/共66页晶体管有源电阻采用晶体管进行适当连接并使其工作在一定的状态，利用它的导通电阻作为电路中的电阻元件使用 双极晶体管和MOS晶体管都可用作有源电阻MOS管有源电阻器管有源电阻器MOS有源电阻及其I-V曲线 第23页/共66页晶体管有源寄生电阻晶体管有源寄生电阻N+PN+P P衬底IcR1R2R3R4R5R c=R 1+R 2+R 3+R 4+R 5双极晶体管集电区电阻双极晶体管集电区电阻 集成电路中集电区电阻集成电路中集电区电阻Rc要比分立管的大。要比分立管的大。Rc的增大的增大 会影响高频特性和开关性能会影响高频特性和开关性能。R 1 长方体电阻 R
12、2 埋层拐角体电阻R 3 梯形电阻 R 4 埋层拐角体电阻 R 5 长方体电阻 分别计算出各区的电阻后相加 参看书：P.152为方便起见常将为方便起见常将集电极电流流经的区域划分为五个区集电极电流流经的区域划分为五个区第24页/共66页 4.3 集成电路的互连技术和电感互连线 单片芯片上器件之间互连：金属化工艺，金属铝薄膜 电路芯片与外引线之间的连接(电路芯片与系统的互联)：引线键合工艺为保证模型的精确性和信号的完整性，需要对互连线的版图结构加以约束和进行规整。第25页/共66页 在连接线传输大电流时，应估计其电流容量在连接线传输大电流时，应估计其电流容量 并保留足够裕量。并保留足够裕量。各种
13、互连线设计应注意的问题各种互连线设计应注意的问题为减少信号或电源引起的损耗及减少芯片为减少信号或电源引起的损耗及减少芯片面积，连线应面积，连线应尽量短尽量短。为提高集成度，在传输电流非常弱时如：为提高集成度，在传输电流非常弱时如：MOS栅极，大多数栅极，大多数互连线互连线应以制造工艺应以制造工艺 提供的最小宽度来布线。提供的最小宽度来布线。第26页/共66页集成电路总电感可以有两种形式 单匝线圈 多匝线圈 多匝螺旋型线圈 三三.集成电路的集成电路的电感电感多匝直角型线圈 单匝线圈第27页/共66页第28页/共66页4.4 集成器件和电路版图设计集成器件和电路版图设计一.版图设计方式主要规定了掩
14、模版各层图形的主要规定了掩模版各层图形的宽度宽度、间隔间隔、重叠重叠和和两个独立的层间距离两个独立的层间距离等的最小允许值。等的最小允许值。版图设计规则是连接电路设计者版图设计规则是连接电路设计者和电路生产者之间的桥梁和电路生产者之间的桥梁 PN+N-Si集电区基区发射区集电极引线基极引线 发射极 引线P N+PN外延NN+P+-PN结电容结电容第29页/共66页微米设计规则微米设计规则 以微米为尺度表示版图最小允许值得大小。以微米为尺度表示版图最小允许值得大小。设计规则设计规则 以以为基本单位的几何设计规则。为基本单位的几何设计规则。将版图规定尺寸均取为将版图规定尺寸均取为的的整数倍整数倍来
15、表示。来表示。有两种设计规则：有两种设计规则：微米设计规则，微米设计规则，设计规则设计规则控制掩模版各层图形的控制掩模版各层图形的宽度宽度、间隔间隔和和两个独立的层间距离两个独立的层间距离实际工艺中，实际工艺中，值不能简单的按比例压缩，仍然保留微米值不能简单的按比例压缩，仍然保留微米设计规则设计规则第30页/共66页按比例缩小原则CV规则是在保持器件和电路中各点电位电位不变的条件下，尽量来缩小尺寸，以提高器件和电路的有关性能。CE缩小规则基本指导思想是在MOSFET内部电场不变的条件下，通过按比例缩小器件的纵向和横向尺寸（与此同时，电源电压和阈值电压也要与器件尺寸缩小相同的倍数），以提高跨导和
16、减小负载电容，从而达到增强集成电路性能的目的 为了提高器件和IC的频率、速度性能，就需要缩小器件的特征尺寸。按比例缩小规则（scaling law）就是为了方便设计集成电路(IC)所采取的一种规则 第31页/共66页N N 外延 集电区 N+埋层 p-Si P P 基区N+N+集成电路工艺流程针对大量应用的集成电路工艺流程针对大量应用的NPN管设计的管设计的PNP晶体管制作需要采用与晶体管制作需要采用与NPN管兼容的技术管兼容的技术衬底衬底PNP管管 发射区是利用发射区是利用NPN晶体管的基区兼容而成的晶体管的基区兼容而成的 基区就是原来的外延层基区就是原来的外延层 集电区为衬底集电区为衬底N
17、PN晶体管横向横向PNP管管P型发射区和集电区是在标准基区型发射区和集电区是在标准基区P扩散流程中形成的扩散流程中形成的N型基区就是外延层，基极的引线区是在标准发射区型基区就是外延层，基极的引线区是在标准发射区N+扩散形成扩散形成第32页/共66页N N 外延 集电区 N+埋层 p-Si P P 基区N+N+多极多极NPN管管电流大，使电流均匀分布。电流大，使电流均匀分布。将集电极、基极、发射极分为多个电极，电极用金属电极连将集电极、基极、发射极分为多个电极，电极用金属电极连 接在一起。接在一起。集电区用一个埋层，集电极引线孔处要加集电区用一个埋层，集电极引线孔处要加N+扩散。扩散。p159
18、图4.11和图4.12第33页/共66页双极型集成电路基本制造工艺相应的版图双极型集成电路基本制造工艺相应的版图 第一次光刻N+埋层扩散孔光刻埋层氧化外延第34页/共66页 第二次光刻P+隔离扩散孔光刻 第三次光刻P型基区扩散孔光刻 第35页/共66页 第四次光刻 N+发射区扩散孔、集电极引线扩散孔光刻 第五次光刻引线接触孔光刻 第36页/共66页 第六次光刻金属化内连线光刻-反刻铝 第37页/共66页栅压为零时，沟道不存在，栅压为零时，沟道不存在，加上一个正的栅压才能形加上一个正的栅压才能形成成N型沟道型沟道栅压为零时，沟道已存栅压为零时，沟道已存在，加上一个负的栅压在，加上一个负的栅压才能
19、使才能使N型沟道消失型沟道消失栅压为零时，沟道不存栅压为零时，沟道不存在，加上一个负的栅压在，加上一个负的栅压才能形成才能形成P型沟道。型沟道。栅压为零时，沟道已存栅压为零时，沟道已存栅压为零时，沟道已存栅压为零时，沟道已存在，加上一个正的栅压在，加上一个正的栅压在，加上一个正的栅压在，加上一个正的栅压可以使可以使可以使可以使P P型沟道消失型沟道消失型沟道消失型沟道消失第38页/共66页硅栅硅栅CMOS器件器件(反相器反相器)一个增强型nMOS和增强型PMOS组成第39页/共66页第40页/共66页CMOS反相器工作原理输入端高电平时：nMOS管导通，pMOS截止，输出端通过导通的nMOS管
20、接地，输出端呈低电平输入端低电平时：pMOS管导通，nMOS截止，输出端通过导通的pMOS管接到VDD上，呈现高电平第41页/共66页N阱CMOS设计规则u表4.7列出的最小分辨率的微米规则与 规则工艺的特征尺寸，版图基本几何图形及间隔uMOS自隔离，P型衬底接地(Vss)，N阱区接VDDu多晶硅作引线，为降低电阻，减小功耗，提高速度。多晶硅要重掺杂N+u减小接触电阻，金属与N+和P+接触连接(欧姆接触)；金属与多晶硅和衬底接触，需增大接触面积第42页/共66页N阱硅栅阱硅栅CMOS工艺流程工艺流程CMOSCMOS反相器反相器第43页/共66页第44页/共66页第45页/共66页第46页/共6
21、6页第47页/共66页第48页/共66页第49页/共66页第50页/共66页第51页/共66页第52页/共66页第53页/共66页第54页/共66页第55页/共66页第56页/共66页第57页/共66页第58页/共66页第59页/共66页第60页/共66页第61页/共66页 版图设计版图设计主要规定了掩模版各层图形的主要规定了掩模版各层图形的宽度宽度、间隔间隔、重重叠叠和和两个独立的层间距离两个独立的层间距离等的最小允许值等的最小允许值第62页/共66页第63页/共66页六六.双极和双极和MOS集成电路的比较集成电路的比较制造工艺制造工艺 MOS电路的源、漏极可同时扩散，只需1次扩散就形成。一
22、般双极电路至少需5次。工序和时间多，所以引入缺陷多，成品率低。互连线互连线 IC中互连线占的面积非常大。因双极电路输入阻抗低，要比MOS互连线多许多。MOS可用硅栅电极和部分多晶硅互连线进行工作。集成度集成度 双极电路一般用PN结隔离所需尺寸大，集成度远小于MOS型。性能性能双极管的跨导与工作电流成正比与器件尺寸无关，MOS则有关，所以电流过大、过高速不适应。第64页/共66页掌握各种电阻、电容，电感，认识相应的结构图掌握各种电阻、电容，电感，认识相应的结构图扩散电阻的最小线宽受哪些因素限制，理解每一种因素扩散电阻的最小线宽受哪些因素限制，理解每一种因素理解版图设计规则和按比例缩小原则理解版图设计规则和按比例缩小原则PNP晶体管和双极集成电路版图的设计晶体管和双极集成电路版图的设计CMOS反相器原理，结构图以及反相器原理，结构图以及N阱硅栅阱硅栅CMOS工艺工艺双极和双极和MOS集成电路比较集成电路比较第65页/共66页感谢您的观看。第66页/共66页