《集成电路设计原理 集成电路中的元器件及其寄生效应.pptx》由会员分享，可在线阅读，更多相关《集成电路设计原理 集成电路中的元器件及其寄生效应.pptx（104页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、来逢昌 13945188403 2014年1月 1/1052.1.1 集成NPNNPN晶体管的结构E(N+)B(P)C(N)NPNS(P)PNP平面图P-SubN-epiP+P+PN+N+CEB剖面图EBCSN+PNP等效结构图等效电路图第1页/共104页来逢昌 13945188403 2014年1月 2/1052.1.2 集成NPNNPN晶体管与分立NPNNPN晶体管的差别P-SubN-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNP（1）四层三结结构，构成了一个寄生的PNP晶体管（有源寄生）（2）电极都从上表面引出，造成电极的串联电阻和电容增大（无源寄生）第2页
2、/共104页来逢昌 13945188403 2014年1月 3/1052.1.3 集成NPNNPN晶体管的有源寄生效应（1）NPN晶体管正向有源时P-SubN-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNPVBC0 VSC0 VSC 13.IPowerIH 寄生可控硅一旦被触发，电流巨增，将烧毁芯片闩锁效应。（1）寄生可控硅(NPNP)结构第49页/共104页来逢昌 13945188403 2014年1月 50/1052.3.5 CMOS电路的闩锁效应RSRWIRSIRWVDDGNDVON-P-VO减小RS和RW：均匀且充分设计阱和衬底的电源和地的欧姆接触，并用金
3、属线连接，必要时采用环结构。VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+N-阱（2）版图设计中抑制闩锁效应措施第50页/共104页来逢昌 13945188403 2014年1月 51/1052.3.5 CMOS电路的闩锁效应RSRWIRSIRWVDDGNDVON-P-VO减小npn和pnp：加大MOS管源漏区距阱边界的距离。VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱（2）版图设
4、计中抑制闩锁效应措施必要时采用伪收集极结构。第51页/共104页来逢昌 13945188403 2014年1月 52/1052.3.5 CMOS电路的闩锁效应（a）增加阱的结深 （b）采用外延衬底（c）采用外延衬底时，同时可采用埋层方法，增加阱的结深，形成减速场。（d）电源退耦，稳定电源（e）输入信号不能过高（f）负载电容不易过大（g）电源限流VDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱（3）工艺、测试、应用中抑制闩锁效应措施第52页/共104页来逢昌 13945188403 2014年1月 53/1052.3.6小尺寸MOS晶体管与等比例缩小理论
5、 随着工艺制造水平的提高，特征尺寸逐渐减小，MOS晶体管的尺寸不断缩小，集成度逐渐提高。但是，沟道长度、沟道宽度以及沟道宽长比的相对偏差加大，器件中的电场加强，以及器件周边非理想电场的影响加大，这些都会加重产生对MOS器件性能的不良影响，（二阶及高阶效应凸显，即短沟效应和窄沟效随之加剧）。（1）小尺寸MOS晶体管的问题第53页/共104页来逢昌 13945188403 2014年1月 54/1052.3.6小尺寸MOS晶体管与等比例缩小理论 a)L、W以及W/L的相对偏差加大（1）小尺寸MOS晶体管的问题S/DS/DS/DS/D第54页/共104页来逢昌 13945188403 2014年1月
6、 55/1052.3.6小尺寸MOS晶体管与等比例缩小理论 b)栅压控制的沟道电荷比例发生变化（1）小尺寸MOS晶体管的问题S/DS/DS/DS/D第55页/共104页来逢昌 13945188403 2014年1月 56/1052.3.6小尺寸MOS晶体管与等比例缩小理论 c)Wd的变化使沟道长度调制效应加重（1）小尺寸MOS晶体管的问题S/DS/D第56页/共104页来逢昌 13945188403 2014年1月 57/1052.3.6小尺寸MOS晶体管与等比例缩小理论 d)速度饱和效应使迁移率下降（1）小尺寸MOS晶体管的问题 当沟道中水平电场Eh达到临界场强E0（104105V/cm）以
7、后，载流子水平运动速度 将不再随Eh的增大而增大，而是以最高速度sat（饱和速度）运动，载流子迁移率不再是常数0 eff=sat/Eh=0E0/Eh =0Eh sat=0E0=effEh第57页/共104页来逢昌 13945188403 2014年1月 58/1052.3.6小尺寸MOS晶体管与等比例缩小理论 e)漏极诱导势垒降低效应（DIBL）变得更加显著（1）小尺寸MOS晶体管的问题 f)亚阈值电流将明显增大 弱反型时存在漏电流，随VGS增大呈指数上升，同时与VDS有密切关系。g)热载流子效应变得显著 强电场下载流子瞬时速度增大，获得高能量，发生碰撞电离，产生新的电子-孔穴对，产生漏衬电流
8、和栅电流（或积累在栅氧化层中，改变阈值电压）漏极产生的电场作用于源衬PN结，使源端靠近氧化层表面的PN结处势垒高度降低 第58页/共104页来逢昌 13945188403 2014年1月 59/1052.3.6小尺寸MOS晶体管与等比例缩小理论a）恒定电场等比例缩小理论（CE理论）（2）按比例缩小理论 器件水平尺寸按相同比例因子（1）缩小，垂直尺寸也要按缩小，而且电源电压也按缩小，以保证器件各处电场强度不变。与此同时，为了按同样比例缩小各耗尽层宽度，衬底浓度需要按相同比例因子增大。“按比例缩小”确切地说是按同样比例变化，并不是全部缩小，“按比例缩小”的提法仅仅是为了着重说明器件尺寸的缩小。第5
9、9页/共104页来逢昌 13945188403 2014年1月 60/1052.3.6小尺寸MOS晶体管与等比例缩小理论a）恒定电场等比例缩小理论（CE理论）（2）按比例缩小理论按CE理论缩小的器件以及电路主要性能参数表参数参数比例比例因子因子参数参数比例比例因子因子参数参数比例比例因子因子器件水平尺寸器件水平尺寸1/衬偏电压衬偏电压1/单元功耗单元功耗1/2栅氧化层厚度栅氧化层厚度1/栅氧化层电场栅氧化层电场1单元延迟单元延迟1/场氧化层厚度场氧化层厚度1/耗尽层电场耗尽层电场1延迟功耗积延迟功耗积1/3引线厚度引线厚度1/接触电阻接触电阻 2引线延迟时间常数引线延迟时间常数1结深结深1/引
10、线电阻引线电阻 引线压降引线压降1衬底浓度衬底浓度 栅电容栅电容1/单元面积单元面积1/2电源电压电源电压1/引线电容引线电容1/功耗密度功耗密度1开启电压开启电压1/单元电流单元电流1/电流密度电流密度 第60页/共104页来逢昌 13945188403 2014年1月 61/1052.3.6小尺寸MOS晶体管与等比例缩小理论a）恒定电场等比例缩小理论（CE理论）（2）按比例缩小理论障碍：禁带宽度Eg、温度T、热电压VT、PN节内建电势i、载流子饱和速度sat、氧化层电荷密度Qox、工艺参数误差等等，都不能按比例变化。由此又使一些参数不能按比例变化。带来的不利：有许多参数根据需要不希望或不应
11、该按比例变化，如接触孔尺寸希望大一些，以减小接触电阻，而按比例缩小后接触电阻却增大为2倍，等等。第61页/共104页来逢昌 13945188403 2014年1月 62/1052.3.6小尺寸MOS晶体管与等比例缩小理论b）恒定电压等比例缩小理论（CV理论）（2）按比例缩小理论 主要特点是保持电源电压不变，水平尺寸和垂直尺寸均按相同比例因子缩小。与此同时，为了使耗尽层宽度按比例因子缩小，衬底浓度需要按比例因子2增大。带来的问题：高电场强度、高电流密度、高功耗密度等。第62页/共104页来逢昌 13945188403 2014年1月 63/1052.3.6小尺寸MOS晶体管与等比例缩小理论b）恒
12、定电压等比例缩小理论（CV理论）（2）按比例缩小理论按CV理论缩小的器件以及电路主要性能参数表参数参数比例比例因子因子参数参数比例比例因子因子参数参数比例比例因子因子器件水平尺寸器件水平尺寸1/衬偏电压衬偏电压1单元功耗单元功耗 栅氧化层厚度栅氧化层厚度1/栅氧化层电场栅氧化层电场 单元延迟单元延迟1/2场氧化层厚度场氧化层厚度1/耗尽层电场耗尽层电场 延迟功耗积延迟功耗积1/引线厚度引线厚度1/接触电阻接触电阻 2引线延迟时间常数引线延迟时间常数 2结深结深1/引线电阻引线电阻 引线压降引线压降 2衬底浓度衬底浓度 2栅电容栅电容1/单元面积单元面积1/2电源电压电源电压1引线电容引线电容1
13、/功耗密度功耗密度 3开启电压开启电压1单元电流单元电流 电流密度电流密度 3第63页/共104页来逢昌 13945188403 2014年1月 64/1052.3.6小尺寸MOS晶体管与等比例缩小理论c）准恒定电压等比例缩小理论（QCV理论）（2）按比例缩小理论 主要特征是尺寸按比例缩小且要求电源电压按比例 变化，它是CV理论和CE理论的修正型，折中了CE理论和CV理论的优缺点，第64页/共104页来逢昌 13945188403 2014年1月 65/1052.3.6小尺寸MOS晶体管与等比例缩小理论c）准恒定电压等比例缩小理论（QCV理论）（2）按比例缩小理论按QCV理论缩小的器件以及电路
14、主要性能参数表2电流密度1单元电流开启电压3/2功耗密度1/引线电容电源电压1/2器件面积1/栅电容3/2衬底浓度引线压降引线电阻1/结深3/2引线延迟时间常数2接触电阻1/引线厚度1/2延迟功耗积耗尽层电场1/场氧化层厚度1/3/2单元延迟栅氧化层电场1/栅氧化层厚度单元功耗衬偏电压1/器件水平尺寸比例因子参数比例因子参数比例因子参数第65页/共104页来逢昌 13945188403 2014年1月 66/1052.3.6小尺寸MOS晶体管与等比例缩小理论（2）按比例缩小理论 事实上，并不是所有几何尺寸或其他参数按比例变化都能带来好处。例如：互连线厚度和场氧化层厚度如果保持不变，则可以使互连
15、线的电阻保持不变，而互连线电容却按比例1/2变化；衬底浓度提高过大会对迁移率、源漏PN结电容、体效应产生不利影响，而实际中可以通过沟道注入来提高沟道表面（一定深度）浓度。各种按比例缩小理论都只是减小了二阶效应的不良影响，并不能根除，而且各有优缺点。实际中必需根据具体应用和工艺技术能力，以按比例缩小的基础理论作为缩小器件尺寸的指导性理论，实现最佳化设计。第66页/共104页来逢昌 13945188403 2014年1月 67/1052-3思考题2-3-1.MOS晶体管沟道长度和宽度是如何定义的?2-3-2.MOS晶体管尺寸如何确定？2-3-3.寄生MOS晶体管如何形成的？它的危害是什么？如何消除
16、？2-3-4.闩锁效应是如何产生的？有何危害？如何抑制其发生？第67页/共104页来逢昌 13945188403 2014年1月 68/1052-3作业：2-3-1.阐述CMOS集成电路闩锁效应的产生原因和抗闩锁措施。2-3-2.说明消除寄生MOS管影响的措施。第68页/共104页来逢昌 13945188403 2014年1月 69/1052-4 集成二极管第69页/共104页来逢昌 13945188403 2014年1月 70/1052.4.1一般集成二极管VF=VBEFBV=BVBECj=Ce Cp=Cs无寄生PNP管效应P-SubN-epiP+P+PN+N+EBC（1）B-C短接第70页
17、/共104页来逢昌 13945188403 2014年1月 71/1052.4.1一般集成二极管VF=VBCFBV=BVBCCj=Cc Cp=Cs有寄生PNP管效应P-SubN-epiP+P+PN+N+EBC（2）B-E短接第71页/共104页来逢昌 13945188403 2014年1月 72/1052.4.1一般集成二极管VF=VBCFBV=BVBECj=Cc+Ce Cp=Cs有寄生PNP管效应P-SubN-epiP+P+PN+N+EBC（3）C-E短接第72页/共104页来逢昌 13945188403 2014年1月 73/1052.4.1一般集成二极管VF=VBEFBV=BVBECj=
18、Ce Cp=Cc*Cs/(Cc+Cs）有寄生PNP管P-SubN-epiP+P+PN+N+EBC（4）C开路第73页/共104页来逢昌 13945188403 2014年1月 74/1052.4.1一般集成二极管VF=VBCFBV=BVBCCj=Cc Cp=Cs有寄生PNP管P-SubN-epiP+P+PN+N+EBC（5）E开路第74页/共104页来逢昌 13945188403 2014年1月 75/1052.4.1一般集成二极管VF=VBCFBV=BVBCCj=Cc Cp=Cs有寄生PNP管P-SubN-epiP+P+PN+BC（6）单独BC结第75页/共104页来逢昌 139451884
19、03 2014年1月 76/1052.4.1一般集成二极管VF=VSCFBV=BVSCCj=Cs Cp=0无寄生PNP管N-epiP+P+N+CP-Sub（7）单独SC结第76页/共104页来逢昌 13945188403 2014年1月 77/1052.4.1一般集成二极管二极管类型正向压降击穿电压二极管电容寄生电容PNP有源寄生等效电路NPN管B-C短接无NPN管B-E短接有NPN管C-E短接有NPN管C悬空有NPN管E悬空有单独BC结有单独SC结无无PNCSCPNPNPNPPNPPNPNPPNPNPDBCPNPNPDSCN第77页/共104页来逢昌 13945188403 2014年1月
20、78/1052.4.2隐埋齐纳二极管动态电阻小击穿电压稳定噪声小VIVBOP-SubN-epiP+P+PN+N+E BC一般齐纳二极管用BE结制作缺点：pn结在表面处击穿电压最低，且易受表面影响 （1）齐纳二极管的特性要求第78页/共104页来逢昌 13945188403 2014年1月 79/1052.4.2隐埋齐纳二极管P-SubN-epiP+P+PEBCP+N+N+P-SubN-epiP+P+PPN+P+（2）两种隐埋齐纳二极管第79页/共104页来逢昌 13945188403 2014年1月 80/1052.4.3 肖特基二极管及肖特基晶体管a.正向压降低 应减小串联电阻b.开关时间短
21、 多子器件c.反向击穿电压高 应减小边缘电场（P型环、覆盖电极）P-SubN-epiP+P+N+ABABpp（1）肖特基二极管（SDB）的结构和特点第80页/共104页来逢昌 13945188403 2014年1月 81/105P-SubN-epiP+P+PN+N+EBC2.4.3 肖特基二极管及肖特基晶体管1.npn管正向有源或截止时，SBD截止IBICISBDIbIc2.npn管反向有源或饱和时，SBD导通，对IB分流，VBC被箝位IBS=IC(IB-ISBD）S=IC+ISBDIbIc=饱和度：（2）肖特基晶体管（SBT）的结构及特点第81页/共104页来逢昌 13945188403 2
22、014年1月 82/1052.4.3 肖特基二极管及肖特基晶体管（3）肖特基晶体管（SBT）的常用图形结构第82页/共104页来逢昌 13945188403 2014年1月 83/1052-4 思考题2-4-1.集成电路中的一般二极管构成方式有哪些？各自有什么特点？2-4-2.隐埋齐纳二极管的优点是什么？2-4-3.肖特基二极管的特点是什么？2-4-4.肖特基晶体管的结构和工作原理是什么？2-4-5.设计肖特基二极管和肖特基晶体管时应注意什么？第83页/共104页来逢昌 13945188403 2014年1月 84/1052-4 作业：2-4-1.一般集成二极管中，哪种速度快？哪种速度慢？哪种
23、耐压高？说明原因。2-4-2.隐埋齐纳二极管的特点是什么？为什么？2-4-3.阐述隐肖特基晶体管的抗饱和原理。第84页/共104页来逢昌 13945188403 2014年1月 85/1052-5 集成电阻器第85页/共104页来逢昌 13945188403 2014年1月 86/1052.5.1 双极型基本工艺形成的电阻ABVDDCJCCJS（1）基区扩散（硼扩散）电阻 外延层电极C接不低于电阻A、B两端的电位（一般接电源电位）。薄层电阻100200/,精度和温度系数比较适中,一般可制作几十到几十K的电阻,是双极工艺工艺中最常用的扩散电阻。N-epiP+P+PN+P-SubN+BVDDA第8
24、6页/共104页来逢昌 13945188403 2014年1月 87/1052.5.1 双极型基本工艺形成的电阻（2）发射区扩散（磷扩散）电阻N+N+N-epiP+P-SubN-epiP+P+PBABAN+低电位高电位一般用来制作连线(磷桥)或小电阻第87页/共104页来逢昌 13945188403 2014年1月 88/1052.5.1 双极型基本工艺形成的电阻N+N-epiP+P+PN+P-SubN+BAVDDP+P+PN+N+P-SubN-epi阻值大，面积小，精度低。适合小电流、小电压情况。（3）基区沟道电阻第88页/共104页来逢昌 13945188403 2014年1月 89/10
25、52.5.1 双极型基本工艺形成的电阻N-epiP+P-SubN-epiP+P+PN+BAN+N+BAN+不加埋层，适合做较大的电阻，精度低。（4）外延层电阻和外延层沟道电阻第89页/共104页来逢昌 13945188403 2014年1月 90/1052.5.2 CMOS基本工艺形成的电阻（1）多晶硅电阻和有源区电阻P-subP+P+N-wellN+N+ABCDEFVDDGND多晶硅电阻N+有源区电阻P+有源区电阻第90页/共104页来逢昌 13945188403 2014年1月 91/1052.5.2 CMOS基本工艺形成的电阻（2）阱电阻和MOS管导通沟道电阻N-wellABN+P-su
26、bN+N阱电阻P-subP+P+N-wellN+N+CD多晶硅栅（接VDD）多晶硅栅（接GND）NMOS管沟道电阻PMOS管沟道电阻N+AB沟道反型层沟道反型层P+VDDGND第91页/共104页来逢昌 13945188403 2014年1月 92/1052.5.3 高精度电阻N-epiP+P+PN+P-SubN+BAVDDP一般用来制作精度高的大阻值电阻（1）离子注入电阻P+N-wellCDP+P-sub离子注入PCD第92页/共104页来逢昌 13945188403 2014年1月 93/1052.5.3 高精度电阻一般用来制作精度高的小阻值电阻（可用激光调阻）（2）金属薄膜电阻第93页/
27、共104页来逢昌 13945188403 2014年1月 94/1052.5.4电阻常用图形与阻值计算R=RWeffi=1Lin+2k1+(n-1)k2b)直线窄条形2a)直线窄条形1e)直线宽条形1d)直线宽条形2c)折叠窄条形f)折叠宽条形g)直线级联形宽度、端头及拐角修正第94页/共104页来逢昌 13945188403 2014年1月 95/1052.5.5电阻设计考虑（1）精度要求RR=LLWWRR+要求值（2）功耗限制PA=W*LI2*R=R*W2I2 PAmax R=PAmax 1/2WIIWmax=()maxW I/()maxWIR (/)251050100150200300I
28、Wmax(mA/m)1.61.00.710.320.220.180.160.13第95页/共104页来逢昌 13945188403 2014年1月 96/1052-5思考题2-5-1.形成电阻的方式有哪些？各自的特点是什么？2-5-2.各种结构电阻的电阻值如何计算？2-5-3.设计电阻时应该考虑哪些因素？第96页/共104页来逢昌 13945188403 2014年1月 97/1052-5 作业2-5-1.给出你设计电阻的方案步骤。第97页/共104页来逢昌 13945188403 2014年1月 98/1052-6 集成电容器和电感器第98页/共104页来逢昌 13945188403 201
29、4年1月 99/1052.6.1 PN结电容N-epiP+P+PN+BAP-SubN+CjCjsBAGNDRbRcsP+P+P+N+BAP-SubN+Cj1CjsBAGNDRbRcsCj2Re应考虑：1.工作电压的大小和电压的极性2.电极的串联电阻3.单位面积电容容量第99页/共104页来逢昌 13945188403 2014年1月 100/1052.6.2 MOS结构电容N-epiP+P+N+P-SubBABACMOSCJSDSCBACMOSCDP-SubBAn+反型层或埋n+NMOS,PMOSCMOS=sio2 otoxA第100页/共104页来逢昌 13945188403 2014年1月
30、 101/1052.6.3 平板结构电容 两个相邻的导电层都可看作是平板结构电容，通常通过增加生长薄介质层工艺提高单位面积电容值。常用的有：PIM多晶-绝缘介质-金属PIP 多晶1-绝缘介质-多晶2MIM金属A-绝缘介质-金属B同层相邻金属的相对侧面间构成的平板电容通常设计成金属叉指电容第101页/共104页来逢昌 13945188403 2014年1月 102/1052.6.4集成电感 目前常用的电感是用顶层金属线构成的单匝线圈或多匝线圈，线圈形状可以是方形、圆形和多边形。影响电感值、Q值以及自谐振频率因素较多，通常采用工艺厂家提供的经过实际测试验证的电感图形、尺寸和模型。设计参数主要有金属线宽度W、金属线间距S、内圈中心半径R和匝数N 第102页/共104页来逢昌 13945188403 2014年1月 103/1052-6思考题2-6-1.形成电容的方式有哪些？各自的特点是什么？2-6-2.各种结构电容的电容值如何计算？2-6-3.设计电容时应该考虑哪些因素？第103页/共104页来逢昌 13945188403 2014年1月 104/105感谢您的观看！第104页/共104页