数字电路复习题(含答案).pdf

《数字电路复习题(含答案).pdf》由会员分享，可在线阅读，更多相关《数字电路复习题(含答案).pdf（40页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、、一、填空题：1 在计算机内部，只处理二进制数；二制数的数码为 1、0 两个；写出从（000）2依次加 1 的所有 3 位二进制数：000、001、010、011、100、101、110、111。213=（1101）2；（5A）16=（1011010）2；（）2=（8C）16。完成二进制加法（1011）2+1=（1100）2 3写出下列公式：=1；=B ；=A+B ；=BA。.4 含用触发器的数字电路属于 时序逻辑电路（组合逻辑电路、时序逻辑电路）。TTL、CMOS 电路中，工作电压为 5V 的是 TTL；要特别注意防静电的是 CMOS。5要对 256 个存贮单元进行编址，则所需的地址线是 8

2、 条。6输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1、0、高阻态三种状态。7 施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。8下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位寄存器 ，是 同步 时序电路（填同步还是异步），当 RD=1时，Q0Q1Q2Q3=0000 ，当 RD=0，DI=1，当第二个CP 脉冲到来后，Q0Q1Q2Q3=0100 。?1D FF0 1D C1 FF0 1D C1 FF0&C1 FF0 RD RD RD RD Q3%Q1 Q0 DI RD CP(图一)1和二进制数等值的十六进制数是(B )A16 B 16 C 16 D 1

3、6 2和逻辑式BACBAC相等的式子是(A )AAC+B B BC CB DBCA 332 位输入的二进制编码器，其输出端有(D )位。A.256 B.128 C.4 D.5 4n 位触发器构成的扭环形计数器,其无关状态数为个(B )A2n-n B2n-2n C2n D2n-1 54 个边沿 JK 触发器,可以存储(A )位二进制数 A 4 B8 C16 6三极管作为开关时工作区域是(D )A饱和区+放大区 B击穿区+截止区*C放大区+击穿区 D饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（C ）A基本 RS 触发器 B同步 RS 触发器 C主从结构触发器 8施密特触发器

4、常用于对脉冲波形的（C ）A定时 B计数 C整形 1八进制数 )8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。2 试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）（其中（A）（B）为 TTL 门电路，而（C）为 CMOS 门电路）*（A）（B）（C）Y1=02 Y2=1 Y3=1 3一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。4 单稳态触发器 有一个稳定状态和一个暂稳状态。施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555 定时器 外接少量阻容元件构成。5常用逻

5、辑门电路的真值表如右图所示，则 F1、F2、F 3 分别属于何种常用逻辑门。F1 同或 ，F2 与非门 ，F3 或非 。6 OC 门的输出端可并联使用，实现_线与_功能；三 态 门 的 输 出 状 态 有 _0_、1 、高阻 三种状态。7时序逻辑电路的输出不仅和_输入 _有关，而且还与_电路原来状态_有关。1(.101)2=10=.0 8421BCD 2已知 N 的补码是 1.，则 N 的原码是 ，反码是 1.。3假设 Zi为电路的输出，xi为电路的输入，yi为电路的状态，Zi=fi(x1xn,y1yn)，i=1,2r，Zi描述的是 组合逻辑 电路；Zi=fi(x1xn)，i=1,2r，Zi描

6、述A B%F 1 F 2 F 3 0 0 1 1 0 -0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 的 是 时序逻辑 电路。.45 位扭环形计数器的无效状态为 22 。5如用 0V 表示逻辑 1，-10V 表示逻辑 0，这属于 正 逻辑。6不会出现的变量取值所对应的 最小项 叫约束项。7对 160 个符号进行二进制编码，则至少需要 8 位二进制数。8逻辑函数 F=BCBA的最小项之和表达式为ABCBCACBACBA。9三态门除了输出高电平和低电平之外，还有第三种输出状态，即 高阻态 状态。10RS 触发器的特性方程为QRSQn*1 、_SR=0_。【1二进制码表示的十进制数为

7、218 ，十六进制为 DA 。2D 触发器的特征方程为DQn1，JK 触发器的特征方程为QKQJQn1。3在数字电路中三极管工作在 0 和 1 状态，所以数字电路只有 两个 状态。4A=(-59)10，A 的原码是 1111011 ，补码是 1000101。5使用与非门时多余的输入端应接 高 电平，或非门多余的输入端应接 低 电平。6如果对 72 个符号进行二进制编码，则至少要 7 位二进制代码。7 函 数)(DCAABAY，其反 函 数为)(DCABAA，对偶 式为)(CDABAA。8 逻辑符号如图一所示，当输入A 0，输入 B 为方波时，则输出 F 应为 方波 。9电路如图二所示，则输出

8、F 的表达式为 Y=ABC 。10 逻辑函数的表示方法 真值表 、逻辑表达式 、逻辑图 、卡诺图 。11欲构成能记最大十进制数为 999 的计数器，至少需要 三 片十进制加法计数器，或 三 片 4 位二进制加法计数器芯片。12时序逻辑电路中一定是含 触发器 。&13五位扭环开计数器的无效状态有 22 。14若一个逻辑函数由三个变量组成，则最小项共有 8 。12)11010101(=(D5 16)=(213 10)2)00101(=(100101 原码)=(111011 补码)10)14(=(01000111 )码余3=(00010100 )8421BCD码 2对于 JK 触发器的两个输入端，当

9、输入信号相反时构成 D 触发器，当输入信号相同时构成 T 触发器。3组合逻辑电路的冒险现象是由 竞争 引起，表现为 尖峰 脉冲。4常 见 的 脉 冲 产 生 电 路 有 多 谐 振 荡 器 ，常 见 的 脉 冲 整 形 电路 有 施 密 特 触 发 器 。5.触 发 器 有 2 个 稳 态，存 储 8 位 二 进 制 信 息 要 8 个 触 发 器。6.米利型时序电路输出信号与 输入 和 触发器状态 有关，没有输入变量的时序电路又称 穆尔 型电路。01AFB图一 图二 7.如果某计数器中的触发器不是同时翻转，这种计数器称为 异步 计数器，n 进制计数器中的 n 表示计数器的 计数状态个数 ，最

10、大计数值是 n-1 。二、选择题：(选择一个正确答案填入括号内，每题 2 分，共20分)、1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）Am 1 与 m 3 Bm 4 与 m 6 Cm 5 与 m 13 Dm 2 与 m 8 2L=AB+C 的对偶式为：（B）A.A+BC B.(A+B)C C.A+B+C D.ABC 3属于组合逻辑电路的部件是（A）。A编码器 B寄存器 C触发器 D计数器 4T 触发器中，当T=1时，触发器实现（C）功能。A置 1 B置 0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（C）。AJK 触发器 B3/8 线译码器 C移位寄存器

11、 D十进制计数器 6某电路的输入波形 uI和输出波形 uO 下图所示，则该电路为（C）。A施密特触发器 B反相器 C单稳态触发器 DJK 触发器&7.三极管作为开关时工作区域是(D )A饱和区+放大区 B击穿区+截止区 C放大区+击穿区 D饱和区+截止区 8已知逻辑函数 与其相等的函数为（D）。A.B.C.D.9.一个数据选择器的地址输入端有 3 个时，最多可以有（C）个数据信号输出。A4 B6 C8 D16 10.用触发器设计一个24进制的计数器，至少需要(D)个触发器。-A3 B 4 C6 D 5 1下列电路中不属于时序电路的是 C 。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存

12、器 2CT74LS290 计数器的计数工作方式有 C 种。A1 B2 C3 D4 33 线8 线译码器有 A 。A3 条输入线，8 条输出线 B8 条输入线，3 条输出线 C2 条输入线，8 条输出线 D3 条输入线，4 条输出线 4一个五位的二进制加法计数器，初始状态为 00000，问经过201 个输入脉冲后，此计数器的状态为 D 。A00111 B00101 C01000 D01001 5 若将一 TTL 异或门输入端 A、B 当作反相器使用，则 A、B 端的连接方式为 A 。AA 或 B 中有一个接 1 BA 或 B 中有一个接 0 CA 和 B 并联使用 D不能实现 6.下列各种电路结

13、构的触发器中哪种能构成移位寄存器（C ）A基本 RS 触发器 B同步 RS 触（C主从结构触发器 DSR 锁存器 7逻辑函数 F(A,B,C)=AB+B C+AC的最小项标准式为（D）。AF(A,B,C)=m(0,2,4)BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m(0,2,3,4)DF(A,B,C)=m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，则输入端数 M 和输出端数 N 分别为（C）AM=N=10 BM=10，N=2 CM=10，N=4 DM=10，N=3 9数 字 电 路 中 的 工 作 信 号 为(B )。A直 流 信 号 B脉 冲 信 号 !C随

14、时 间 连 续 变 化 的 电 信 号 10 L=AB+C 的对偶式为：（A）AA+BC B.(A+B)C C.A+B+C DABC 1数字电路中的工作信号为（B ）。A随时间连续变化的电信号 B脉冲信号 C直流信号 2 逻辑符号如图一所示，当输入A 0，输入B为方波时，则输出F应为（C ）。A“1”B“0”C方波 3逻辑图和输入A，B的波形如图二所示，分析在t1时刻输出F为（A ）。A“1”B“0”C任意 4图三逻辑电路为（A ）。A与非门 B与门 C或门 D或非门 UCCUCCUBBRRKRCRBABCF EN&F1F2ABC 5 逻辑电路如图四所示，输入A0，B1，C1，则输出F1和F2

15、分别为（D ）。A0,021FF B1,021FF C1,121FF D0,121FF 6FAB+BC+CA的“与非”逻辑式为（B ）。AFABBCC A BFAB BCCA CFABBCCA 7逻辑电路如图五所示，其逻辑功能相当于一个（C ）。A“与”非门 B“导或”门 C“与或非”门 t1=1AFBAB。01AFB图一 图三?&AB&11FCD 8与二进制数相应的十进制数为（C ）。A110 B)210 C170 9时序逻辑电路中一定是含（A ）A触发器 B组合逻辑电路 C移位寄存器 D译码器 10用 n 个触发器构成计数器，可得到最大计数长度是（D ）An B2n C2n D2n-1 1

16、已知某电路的真值表如下表所示，则该电路的逻辑表达式为（C ）。ACY BABCY CCABY DCCBY A B C Y A BC Y 0 0 0 0 1 00 0 0 0 1 1 1【01 1 0 1 0 0 1 10 1 0 1 1 1 1、11 1 2三输入、八输出译码器，对任一组输入值其有效输出个数为（C ）。A3 个 B8 个 C1 个 D11 个 3JK 触发器要实现 Qn+1=1 时，J、K 端的取值为（D ）。AJ=0,K=1 BJ=0,K=0 CJ=1,K=1 DJ=1,K=0 4.逻辑函数F=)(BAA=(A )。C.BA D.)(BA 图五 5五个 D 触发器构成环形计数

17、器，其计数长度为（A ）。.10 6同步时序电路和异步时序电路比较，其差异在于后者（B ）。A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 7十六路数据选择器的地址输入（选择控制）端有（C ）个。A16 B2 C4 D8#8一位 8421BCD 码译码器的数据输入线与译码输出线的组合是（C ）。A46 B110 C410 D24 9能实现脉冲延时的电路是（B ）。A多谐振荡器 B单稳态触发器 C施密特触发器 10有一个左移位寄存器，当预先置入 1011 后，其串行固定接 0，在 4 个移位脉冲 CP 作用下，四位数据的移位过程是（A ）。A1011011

18、0110010000000 B10110101001000010000#三、将下列函数化简为最简与或表达式（本题 10 分）1.（代数法）￥CD AB【AB 解:BCADCABCADCABCBCADCABCCBAF)(1 2、F 2（A,B,C,D）=m(0,1,2,4,5,9)+d(7,8,10,11,12,13)（卡诺图法）、1用公式化简逻辑函数：CBCABADBBCDCAY 解：BCDABCACDCABCACBDBBCDCABACBCABADBBCDCAY 2用卡诺图化简逻辑函数：DCBACBADCBACABDCBAY),(，且 A，B，C，D 不可能同时为 0。CADBY !将下列函数

19、化简成与或式（每题 5 分，共 15 分）1DCACDBAY1 00 01 11 10 00，1 1 1 01 1 1&11 10 1 00 01 11 10 00 1 01 )11 1 1 10 1 1、1 解：DDDCADCBADCACDBADCACDBAY0)(1 2)7,6,3,2,1,0(),(2mCBAY 解：BAY2 3)15,11,5,3,2()13,9,6,4,1,0(),(3dmDCBAY 解：DADCY3 ）将下列函数化简成与或式（每题5 分，共 15 分）1CBCBCACAY1（代数法）解：CBCABAY 2)15,14,13,12,10,9,4,3,2,1,0(),(

20、2mDCBAY 解：DADCBY2 3用卡诺图把下逻辑函数化简成最简与或式。DCBADCBADCAY3给定约束条件为 、0ABCDDABCDCABDCABCDBADCBA 解：DCADBAADY3 CD AB 00 01 11 10 1 0 0 1 1 0 0 0 X X X X 00 01 11 0 1 X X%1用公式法化简函数：CBACBBACY 2用卡诺图法将下列逻辑函数化简为最简与或式：Y=m（0,1,2,3,6,8）+d(10,11,12,13,14,15)解:11 BBCBABBACY 2DBDCBAY 】二、分析、简答题 1用卡诺图化简成最简的与或式。F（A、B、C、D）=m（

21、0，2，8，9，10，11，13，15）00 01&11 10 00 1 1 01，11 1 1|AB/DBADY 2用公式化简逻辑表达式。1），2）解：1）BBCBAB 2）ABCCABCDABCBCCBCABCDAB 3试画出用反相器和集电极开路与非门实现逻辑函数 CBABY。解：CBABCBABY(2 分)逻辑图略(2 分)4图 1、2 中电路由TTL 门电路构成，图 3 由 CMOS门电路构成，试分别写出F1、F2、F3 的表达式。(解：BABAF11 CF 2 CBACF3 10 1 1 1 1 1试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出状态图。说出该电路的功

22、能，设触发器的初态为 000。解：驱动方程（3 分）：31321QKQQJ 1212QKQJ 2123QKQJ 输出方程（1 分）：321QQQY 1313211QQQQQQn 状态方程（4 分）：212112QQQQQn 323213QQQQQn 状态图（5 分）：六位循环码计数器 2 下图是用二个 4 选 1 数据选择器组成的逻辑电路，试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数式（10 分）。000 001 011 111 110 100 110 101/Q3Q2Q1 解：QNPNQPMQNPQMNPNMQPQMNPZ 1用 74161 及适当的门电路构成十二进制计数器，要求利

23、用同步置数端，并且置数为 2（0010），画出状态图（按 Q3Q2Q1Q0排列）及逻辑连线图。EPETCPCRDLD0D1D2D3D0Q1Q2Q3Q74161 】2用 3 线8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路，输入为被减数、减数和来自低位的借位，输出为二数之差和向高位的借位信号（15 分）。&1/C 1 1 0010 Q3Q2Q1Q0 0011&0101 0110 0111 -1001 1010 1011 、1101 解：设 A 为被减数，B 为减数，BO 为向高位的借位，BI 为来自低位的进位，S为差（2 分）BIABBABIABIBABIS BIABBABI

24、BABIBABIBO（5 分）设 A2=BI，A1=A，A0=B 则74217421mmmmmmmmS 75417541mmmmmmmmBO#逻辑图略 三、已知电路及输入波形如图4（a）（b）所示，其中 FF1 是 D 锁存器，FF2 是维持-阻塞 D 触发器，根据 CP 和 D 的输入波形画出Q1 和 Q2 的输出波形。设触发器的初始状态均为0。BI A B S BO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 1 0 0 0 ABCCBACBACBAmmmmZ74211ABCBCACBACBAmmmmZ73212真值表：（3 分）￥这是一个全减器电路。五、试分析图 6 各是

25、多少进制的计数器，电路的分频比是多少。1 1 1 1 1 EP ET D0 D1 D3 C LD RD Q0 Q1 Q2 74LS161 0 CP 1 1 EP D0 D1 D2 D3 C LD$RD Q0 Q1 Q2 Q3 74LS161 Y 1.EP ET D0 D1 D2 D3 C RDQ0 Q1 Q2 Q3 74LS161|1&C 图 6。解：九进制计数器，分频比为 1：9；63 进制计数器，分频比为 1：63 六、电路如图 7 所示，其中 RA=RB=10k,C=f，试问：1在 Uk为高电平期间，由 555 定时器构成的是什么电路，其输出 U0的频率 f0=2分析由 JK 触发器 F

26、F1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；3Q3、Q2、Q1的初态为 000，Uk 所加正脉冲的宽度为 Tw=5/f0，脉冲过后 Q3、Q2、Q1将保持在哪个状态 解：1多谐振荡器HZCRRfBA4812ln)2(10 2驱动方程 3121QKQJ 1212QKQJ 2123QKQJ ,131211QQQQQn 状态方程（3 分）：212112QQQQQn 323213QQQQQn 状态图 000 001 011 110 101 Q3Q2Q1 101 AB CD?五进制计数器，能自启动 3五个周期后 Q3、Q2、Q1将保持在

27、100 状态。二、指出下图所示各符号表示电路的名称，并叙述其功能，写出 Y 表达式。OC 门，ACY 1。三态输出门，EN=1，ABY 2；EN=0，Y2为高阻态。CMOS 传输门，C=0，Y3为高阻态；C=1，Y3=A。:三、化简下列各式(1)用代数法将函数 F 化为最简与或式。DCACDBAF 解：DDDCADCBADCACDBADCACDBAF0)(=00（01 11 10 00 1 1 1 1 01 1 1 A&Y1 A;TG C C Y3 A&EN Y2（2）用卡诺图化简函数 P)DCBBCACBAP 四、作图题 若主从结构 JK 触发器 CP、J、K 端的电压波形如下图所示，试画出

28、 Q 端对应的电压波形。/、四、设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时 A 有否决权。1用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。11 、1 1 101 1 1 A B，Y CP t 0 t J 0 t K：t DR DSQ 0 t 2用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电路。解:真值表 ABCCABCBAY 1用四选一数据选择器来实现（3 分）设 A1=A，A0=B，则 D0=D1=0，D2=C，D3=1 2用译码器来实现 )4 1 0 0 0 5 1 0 1 0!6 1 1 0

29、1 7 0 0/0 0 0 1 1 1 1 1，0 0 0 0 000 001 010 011 100 101 110 0 0 0 0 0 1 0.EP ET D0 D1 D2 D3 C LD RD Q1 Q2 Q3 74LS161 1 CP 1&EP ET D0 D1 D2 C LD RD Q0 Q1 Q2 Q3（1 CP 1&同步置数法 异步清零法 每小题(5 分)2设计一个组合电路，输入为A、B、C，输出为 Y。当 C=0 时，实现 Y=AB；当C=1 时，实现 Y=A+B。要求：列出真值表；求输出 Y 的最简与或表达式 完全用与非门实现该逻辑关系（画逻辑图）解：真值表(3 分)：(2

30、分)ACBCABY (2 分)ACBCABY 逻辑图略(3 分)：三、画图题（共 10 分）若主从结构 JK 触发器 CP、J、K 端的电压波形如下图所示，试画出 Q 端对应的电压波形。（10 分）A B C Y 0 0 0 0 0：0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1-0 1 1 1 1 0 1 1 1 1 1 CP 0 t 0 DR DS&2设触发器的初态为 0，试画出同步 RS 触发器 Q 的波形 四、设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时 A 有否决权。（10 分）1用 4 选 1 数据选择器 74LS153

31、来实现，连线时可附加适当门电路。2用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电路。解:ACABY 1令AA 1，BA 0，则CD 2，010 DD，13D 3令AA 2，BA 1，CA 0 则765765mmmmmmY 逻辑图略 五、分析图六给出的电路:（10 分）1.说明这是多少进制的计数器 2.两片之间是多少进制。-（解:（a）九十一进制计数器，两片之间为十六进制。（5 分）（b）四十进制计数器，两片之间为八进制。（5 分）六、如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出状态表和状态图。（15 分）、EPDRC0Q1Q2Q3Q3D2D1D0DCPE

32、TLD74LS161 EPDRC0Q1Q2Q3Q3D2D1D0DCPETLD74LS161&1 1！Y(a)EPDRC0Q1Q2Q3Q3D2D1D0DCPETLD74LS160 EPDRC0Q1Q2Q3Q3D2D1D0DCPETLD74LS160 1 0 1*(b)1 1 图六 CP CP 解：3 分 10310302010011QQKQQJQKQJKJ 3 分 21021012101011010QQQQQQQQQQQQQQnnn 状态表略 3 分，图 2 分 八进制减法计数器。2 分 2 分 能自启动。七、图七电路是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一定时间，发光二极管熄

33、灭。1.试问 555 定时器接成何种电路 2.发光二极管能亮多长时间（10 分）解:1.接成单稳态触发器 （5 分）2.sRCt101.1 （5 分）三、画图题（共 10 分）1边沿 D 触发器各输入端的波形如图，试画出 Q、Q 端对应的电压波形。解：图七 8 4 7|1 5 3 +50F LED F 金属片 6V 000;110 011 010 001 101 100 cp cp；D t t)四、请设计一组合电路，其输入端为 A，B，C，输出端为 Y，要求其功能为：当 A=1 时，Y=B；当 A=0 时，Y=C。设计内容包括：1用与非门来实现 2用 4 选 1 数据选择器 74LS153 来

34、实现，连线时可附加适当门电路。3用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电路。（15 分）|解：1CAABCAABY 2令AA 1，BA 0，则CDD10，02D，13D 3令AA 2，BA 1，CA 0 则76317631mmmmmmmmY 逻辑图略 五、已知图三所示的时序逻辑电路，假设触发器的初始状态均为“0”试分析：1写出驱动方程、状态方程、输出方程。￥2画出状态转换图，指出是几进制计数器。3说明该计数器能否自启动。(15 分)Y Q3 1J C1&Q2 1J FF2 FF1 Q1 1J C1.&000 001 011 010 110 101 111;0 0 0

35、0 0 1 0?解：1！2 3 分 2312332132231231QKQQJQKQQJQQKQQJ 3 分 2312313231231212312311QQQQQQQQQQQQQQQQQQQnnn 2 分 13QQY 2状态图 4 分（有效 2 分，无效 1 分，输出 1 分）2 分 六进制计数器。31 分 能自启动。六、用 74LS161 设计一个 9 进制计数器。（10 分）/1同步预置法，已知 S00001。2异步清零法。EP ET D0 D1 D2 D3 C LD RD Q0 Q1 Q2 Q3 74LS161 1 CP 1 1&EP ET D0（D2 D3 C LD RD Q0 Q1

36、 Q2 Q3 74LS161 1 CP 1&同步置数法 异步清零法 六、试说明如下图所示的用555 定时器构成的电路功能，求出 VT+、VT-和 VT，并画出其输出波形。（10 分）解：施密特触发器。CCTVV32，CCTVV31，CCTVV31 四、主从 JK 触发器的输入波形如图所示，触发器的初始状态为 Q=0，试画出Q端波形。（8 分）解：CPQ 五、分析题：（共 32 分）1四位超前进位全加器 74283 组成如下所示电路。试说明在下述情况下电路输出 CO 和 S3、S2、S1、S0的状态。（9 分）K=0，A3A2A1A0=0101，B3B2B1B0=1001 K=1，A3A2A1A

37、0=1011，B3B2B1B0=0110 K=0，A3A2A1A0=0101，B3B2B1B0=1110 解：2两片 74161 芯片组成的计数器电路如图所示。（9 分）第一、二片 74161 各接成多少进制计数器 整个电路 Y 输出是多少进制计数器 解：第一片为 6 进制，第二片为 4 进制 24 进制 3.分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能（14 分）CO S3S2S1S0 0 1110 1 0101 1 0011&11K 1J 1J 1K 1 CLK FF0 Q Q Q Y Q Q Q FF1 FF

38、2 解：驱动方程：(3 分)1100KJ 01201QKQQJ 02012QKQQJ 输出方程：(1 分)20QQY 状态方程：(3 分)0*0QQ 10210*1QQQQQQ 20210*2QQQQQQ 状态转换图：(2 分)转换表：(2 分)六进制计数器，能自启动(3 分)六、计算题（10 分）由 555 定时器构成的电路和输入波形IV如图所示。输入波形IV的周期为IT,555 定时器的输出波形OV的周期为OT，并且已知OITT 试问：该电路构成什么功能的脉冲电路 定性画出输出OV的工作波形图。CP Q2 Q1 Q0 Y 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 0 0 0 0 0 1 1 0 1 1 1 1 1 1 2 0 0 0 0 000 001 010 011 100 101 110 101 Q2Q1Q0 Y 0 0 0 0 0 1 1 1 VI 解：多谐振荡器(4 分)(6 分)55583476215VCCCR1R2VOVIF01.0