《数字电路与逻辑设计第四章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计第四章.ppt（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第4章章时序逻辑电路时序逻辑电路本章提要本章提要本本章章主主要要介介绍绍时时序序逻逻辑辑电电路路的的特特点点、时时序序逻逻辑辑电电路路逻逻辑辑功功能能的的描描述述方方法法；触触发发器器的的基基本本描描述述方方法法、不不同同触触发发器器的的工工作作特特点点、常常见见的的集集成成触触发发器器的的应应用用以及以及时序逻辑电路的设计和分析时序逻辑电路的设计和分析方法。方法。本章难点本章难点时序逻辑电路的时序逻辑电路的分析和设计分析和设计方法。方法。4.1 4.1 时序逻辑电路时序逻辑电路基础基础数数字字电电路路按按逻逻辑辑功功能能和和电电路路组组成成的的特特点点的的不不同同可可分分为为两两大大类类，
2、一一类类是是前前面面所所介介绍的绍的组合逻辑电路组合逻辑电路，另一类就是，另一类就是时序逻辑电路时序逻辑电路。在数字电路中，在数字电路中，任一时刻的稳定输出不仅取决于该时刻的输入，而且还和电路任一时刻的稳定输出不仅取决于该时刻的输入，而且还和电路原来状态有关的电路叫做时序逻辑电路原来状态有关的电路叫做时序逻辑电路，简称时序电路。，简称时序电路。4.1.1 4.1.1 时序逻辑电路一般模型时序逻辑电路一般模型组合逻辑电路组合逻辑电路存储电路存储电路xx1i输输入入yy1j输输出出qq1gww1k反馈信号反馈信号4.1.2 4.1.2 时序逻辑电路的表示方法时序逻辑电路的表示方法1 1逻辑表达式逻
3、辑表达式X(x1，x2，x3xi)、Y（y y1 1，y y2 2，y y3 3y yj j）、W（w 1 1，w 2 2，w 3 3w K K）和和Q（q1 1，q2 2，q3 3，qg g），分分别别代代表表时时序序电电路路的的现现在在输输入入信信号号、现现在在输输出出信信号号、存存储储电电路路的的现现在在输输入入和和输输出出信信号号，那那么么，这这些些信信号号之之间间的的逻逻辑辑关关系系就就可可以以用用下下面面三个关系式表示：三个关系式表示：Y（tn）=F X（tn），），Q（tn）（1 1）W（tn）=G X（tn），），Q（tn）（2 2）Q（tn+1）=F X（tn），），Q（tn
4、）（3 3）式中式中tn、tn+1是相邻的两个离散时间是相邻的两个离散时间。关系式（。关系式（1 1）为输出方程，）为输出方程，Y为电路为电路的输出信号；关系式（的输出信号；关系式（2 2）为驱动方程或激励方程，）为驱动方程或激励方程，W为存储电路的驱动或激励为存储电路的驱动或激励信号；关系式（信号；关系式（3 3）为状态方程，）为状态方程，Q为存储电路的状态，称状态变量。为存储电路的状态，称状态变量。2 2状态表状态表若若以以表表格格的的形形式式来来描描述述时时序序逻逻辑辑电电路路的的逻逻辑辑功功能能，并并能能具具体体直直观观的的表表达达时时序序逻辑电路各个信号之间对应的取值关系，即将之称为
5、状态表。逻辑电路各个信号之间对应的取值关系，即将之称为状态表。3 3状态图状态图若若以几何图形的形式来描述时序逻辑电路的逻辑功能以几何图形的形式来描述时序逻辑电路的逻辑功能，并能具体直观的表达时，并能具体直观的表达时序逻辑电路状态转换规律及相应输入、输出取值情况，即将之称为状态图。序逻辑电路状态转换规律及相应输入、输出取值情况，即将之称为状态图。4 4时序图时序图反反映映时时钟钟脉脉冲冲CPCP、输输入入信信号号和和时时序序逻逻辑辑电电路路各各个个状状态态之之间间在在时时间间上上的的对对应应关关系系的工作波形叫做时序图。的工作波形叫做时序图。4.1.3时序逻辑电路一般分类时序逻辑电路一般分类1
6、 1按时序逻辑电路的逻辑功能来分按时序逻辑电路的逻辑功能来分时时序序电电路路按按逻逻辑辑功功能能可可分分为为计计数数器器、寄寄存存器器、移移位位寄寄存存器器、读读/写写存存储储器器和和顺顺序序脉脉冲冲发发生生器器等等。事事实实上上，在在实实际际生生产产生生活活及及科科研研活活动动中中，完完成成各各种种操操作作的的时时序序逻逻辑辑电电路路是是千千变变万万化化不不胜胜枚枚举举的的，此此处处提提到到的的只只是是比比较较典典型型的的几几种种电电路路而而已。已。2 2按时序电路中触发器的状态变化分按时序电路中触发器的状态变化分时时序序电电路路按按电电路路中中触触发发器器的的状状态态变变化化可可分分为为同
7、同步步时时序序逻逻辑辑电电路路和和异异步步时时序序逻逻辑电路辑电路。同同步步时时序序逻逻辑辑电电路路：是是同同步步电电路路状状态态改改变变时时，电电路路中中要要更更新新状状态态的的触触发发器器是是同同时时翻翻转转的的。在在这这种种时时序序电电路路中中，触触发发器器的的状状态态改改变变是是同同一一个个时时钟钟脉脉冲冲控控制制的的，即各个触发器的即各个触发器的CPCP时钟信号都是同一输入时钟脉冲。时钟信号都是同一输入时钟脉冲。异异步步时时序序逻逻辑辑电电路路：电电路路状状态态改改变变时时，电电路路中中要要更更新新状状态态的的触触发发器器有有的的先先翻翻转转，有有的的后后翻翻转转，是是异异步步进进行
8、行的的。在在这这种种时时序序电电路路中中，有有的的触触发发器器以以输输入入信信号号作为其作为其CPCP脉冲，有的触发器以其他触发器的输出作为脉冲，有的触发器以其他触发器的输出作为CPCP脉冲。脉冲。此此外外，还还有有按按输输出出除除与与电电路路的的现现态态有有关关，是是否否还还与与电电路路的的输输入入信信号号有有关关，可可分为分为Moore型和型和Mealy型时序电路型时序电路等不同的分类方法。等不同的分类方法。5 5卡诺图卡诺图利用卡诺图也可描述时序逻辑电路的逻辑功能。利用卡诺图也可描述时序逻辑电路的逻辑功能。4.2 4.2 触触 发发 器器4.2.1概述概述触发器是功能最简单的时序逻辑电路
9、，一般情况下仅当作基本单元电路处理。触发器是功能最简单的时序逻辑电路，一般情况下仅当作基本单元电路处理。1 1对触发器的基本要求对触发器的基本要求在在数数字字电电路路中中，基基本本的的工工作作信信号号是是二二进进制制数数字字信信号号和和两两状状态态逻逻辑辑信信号号，而而触触发发器器就就是是存存放放这这些些信信号号的的逻逻辑辑单单元元。由由于于二二进进制制数数字字信信号号和和两两状状态态逻逻辑辑信信号号都都只只有有0 0、1 1两两种种可可能能取取值值，即即都都具具有有两两种种状状态态性性质质所所以以对对作作为为存放这些信号的基本单元电路存放这些信号的基本单元电路触发器的基本要求是：触发器的基本
10、要求是：（1 1）应应该该具具有有两两个个稳稳定定状状态态00状状态态和和1 1状状态态，以以正正确确表表征征其其存存储储的的内容。内容。（2 2）能够接收、保存和输出信号）能够接收、保存和输出信号。2 2触发器的现态和次态触发器的现态和次态触触发发器器接接收收信信号号之之前前的的状状态态叫叫作作现现态态,用用Qn表表示示。触触发发器器接接收收信信号号之之后后的的状状态态叫叫次次态态,用用Qn+1表表示示。现现态态和和次次态态是是两两个个相相邻邻时时间间里里触触发发器器输输出端的状态。出端的状态。触发器次态输出触发器次态输出Qn+1与现态与现态Qn和输入信号之间的逻辑关系，是贯穿触和输入信号之
11、间的逻辑关系，是贯穿触发器的基本问题发器的基本问题,如何描述和理解这种逻辑关系，是学习触发器的中心如何描述和理解这种逻辑关系，是学习触发器的中心任务，也为如何分析和设计时序逻辑电路打好基础。任务，也为如何分析和设计时序逻辑电路打好基础。3 3触发器的分类触发器的分类（1 1）按照电路结构和工作特点分类）按照电路结构和工作特点分类此分类有此分类有基本触发器、同步触发器、主从触发器和边沿触发器基本触发器、同步触发器、主从触发器和边沿触发器。基基本本触触发发器器：在在这这种种电电路路中中，输输入入信信号号是是直直接接加加到到输输入入端端的的。它它是是触触发器的基本电路结构形式，是构成其他类型触发器的
12、基础。发器的基本电路结构形式，是构成其他类型触发器的基础。同同步步触触发发器器：在在这这种种电电路路中中，输输入入信信号号是是经经过过控控制制门门输输入入的的，而而管管理理控控制制门门的的信信号号是是时时钟钟脉脉冲冲CP信信号号，只只有有在在CP脉脉冲冲信信号号到到来来时时，输输入入信信号才能进入触发器，否则就会被拒之门外，对电路不起作用。号才能进入触发器，否则就会被拒之门外，对电路不起作用。主主从从触触发发器器：为为了了克克服服同同步步触触发发器器存存在在的的缺缺点点，对对其其改改进进后后得得到到主主从从触触发发器器。先先把把输输入入信信号号接接收收进进主主触触发发器器，然然后后再再送送给给
13、从从触触发发器器并并输输出出，整个过程是分两步进行的，具有主从控制特点。整个过程是分两步进行的，具有主从控制特点。边边沿沿触触发发器器：为为了了进进一一步步解解决决主主从从触触发发器器存存在在的的缺缺点点，从从而而出出现现了了边边沿沿触触发发器器，在在这这种种触触发发器器中中，只只有有在在时时钟钟脉脉冲冲的的上上升升沿沿或或下下降降沿沿时时刻刻，输入信号才能被接收，进一步减少了被干扰的机会。输入信号才能被接收，进一步减少了被干扰的机会。（2 2）按照在时钟脉冲控制下触发器的逻辑功能的不同分类）按照在时钟脉冲控制下触发器的逻辑功能的不同分类根根据据此此分分类类方方法法，时时钟钟触触发发器器可可分
14、分为为RS触触发发器器、JK触触发发器器、D触触发发器、器、T触发触发器和器和T/触触发器发器五种类型。五种类型。此外，还有一些其他的分类，如按是否集成有分立元件触发器和集成此外，还有一些其他的分类，如按是否集成有分立元件触发器和集成触发器之分；按使用的开关元件不同，有触发器之分；按使用的开关元件不同，有TTL触发器和触发器和CMOS触发器触发器之之分。分。4.2.2基本基本RS触发器触发器1电路组成及逻辑符号电路组成及逻辑符号下下图图所所示示是是用用两两个个与与非非门门交交叉叉连连接接起起来来构构成成的的基基本本RS触触发发器器。R、S为为信信号输入端，号输入端，Q、表示触发器的状态，是两个
15、表示触发器的状态，是两个互补互补的信号输出端。的信号输出端。QQSRQQRSGG12基本基本RS触发触发器惯用符号器惯用符号2工作原理工作原理（1）电路的两个稳定状态）电路的两个稳定状态在在没没有有输输入入信信号号即即R=S=1时时，电电路路有有两两个个稳稳定定状状态态0状状态态和和1状状态态。我我们们将将触触发发器器输输出出Q=0，的的状状态态定定义义为为0状状态态，输输出出Q=1，的的状状态态定定义义为为1状状态态。在在0状状态态时时，由由于于Q=0送送到到门门G2输输入入端端使使其其截截止止，保保证证了了，而而且且又又反反馈馈到到门门G1的的输输入入端端和和S=1一一起起使使门门G1导导
16、通通，维维持持Q=0，因因此此电电路路能能自动保持自动保持0状态。同理，电路在状态。同理，电路在1状态时也能够自动保持。状态时也能够自动保持。（2）接收信号的过程）接收信号的过程若若触触发发器器处处在在0状状态态时时，我我们们在在S端端送送入入一一个个输输入入信信号号加加一一个个负负脉脉冲冲，则则电电路路将将迅迅速速地地转转换换，翻翻转转到到1状状态态。触触发发器器便便完完成成了了由由0状状态态到到1状状态态的的转转换换。此此时时即即使使撤撤消消输输入入信信号号，触触发发器器也也能能保保持持1状状态态，而而不不会会返返回回0状状态态。因因此此常常把加在输入端的负脉冲叫作把加在输入端的负脉冲叫作
17、触发脉冲触发脉冲。QQSRGG12若若触触发发器器处处在在1状状态态时时，我我们们在在R端端送送入入一一个个输输入入信信号号加加一一个个负负脉脉冲冲，则电路的工作情况类似，则电路的工作情况类似，触发器由触发器由1状态翻转到状态翻转到0状态状态。由由于于在在S端端加加输输入入信信号号可可将将且且仅仅可可将将触触发发器器置置成成1状状态态，而而在在R端端加加输输入入信信号号可可将将且且仅仅可可将将触触发发器器置置成成0状状态态，因因此此，我我们们把把S端端叫叫做做置置1端端（或或置位端）置位端），把，把R端叫做置端叫做置0端（或复位端）端（或复位端）。（3）不允许在）不允许在R、S端同时加有效输入
18、信号端同时加有效输入信号在在触触发发器器输输入入端端不不允允许许出出现现R=S=0的的情情况况。由由与与非非门门的的基基本本特特性性可可以以知知道道，当当R=S=0时时，、Q将将同同时时为为1，作作为为基基本本存存储储单单元元，这这既既不不是是0状状态态也也不不是是1状状态态，没没有有意意义义。而而且且在在当当R、S同同时时由由0变变为为1（信信号号撤撤消消）时时，触触发发器器转转换换到到何何种种状状态态不不能能确确定定，可可能能是是0状状态态也也可可能能是是1状状态态，这这取取决决于于两两个个与与非非门门动动态态特特性性的的微微小小差差异异和和当当时时的的干干扰扰情情况况等等一一些些无无法法
19、确确定定的的因因素素。当当信信号号同同时时撤撤消消时时，触触发发器器状状态态取取决决于于后后撤消的信号。撤消的信号。转至转至EWB-jbrs3特性表和卡诺图特性表和卡诺图把把触触发发器器接接收收信信号号之之前前的的状状态态称称为为现现态态，用用Qn和和来来表表示示；用用Qn+1和和来来表表示示触触发发器器接接收收信信号号以以后后的的状状态态，称称为为次次态态。那那么么Qn+1和和Qn、R、S之之间间的的逻逻辑辑关系可以用所谓的状态转换表（又叫作特性表）来表示。关系可以用所谓的状态转换表（又叫作特性表）来表示。RSQn+1备注备注11Qn保持保持101置置1010置置000不用不用不允许不允许特
20、性表特性表Qn+1的值不仅和的值不仅和R、S有有关，还与关，还与Qn有关，也即有关，也即Qn+1的值和的值和R、S、Qn三三个变量有关。时序逻辑个变量有关。时序逻辑电路的输出不仅与当时电路的输出不仅与当时的输入有关，而且与电的输入有关，而且与电路以前的状态有关。路以前的状态有关。由表可明显看出：当由表可明显看出：当R=S=1时，触发器保持原状态不变，也即时，触发器保持原状态不变，也即Qn+1=Qn；当当R=1，S=0时，触发器置时，触发器置1，也即，也即Qn+1=1；当当R=0，S=1时，触发器置时，触发器置0，也即，也即Qn+1=0；而而R=S=0是不允许的，属于不用情况。是不允许的，属于不
21、用情况。0RS00Qn011110d10d00111Qn、R、S三三个个变变量量的的八八种种取取值值中中，在在正正常常情情况况下下000、100两两种种取取值值是是不不会会出出现的，即最小项现的，即最小项 和和 是约束项。因此，可画出卡诺图。是约束项。因此，可画出卡诺图。Q n+1的卡诺图特性表是基本触特性表是基本触RS发器次态和现态、输入之间逻辑关系的直接表达形发器次态和现态、输入之间逻辑关系的直接表达形式，它全面地描述了基本式，它全面地描述了基本RS触发器的逻辑功能。卡诺图也可以表达触触发器的逻辑功能。卡诺图也可以表达触发器的逻辑功能。发器的逻辑功能。4基本特点基本特点基本基本RS触发器电
22、路简单，可以存储二进制代码，是构成各种性能更完善的触发触发器电路简单，可以存储二进制代码，是构成各种性能更完善的触发器的基础器的基础。该。该触发器具有置位（触发器具有置位（Q=1）、）、复位（复位（Q=0）、）、保持原状态三种功能保持原状态三种功能。S是置位输入端（是置位输入端（Set），），R是复位输入端（是复位输入端（Reset），），都是低电平有效都是低电平有效。具有基。具有基本本RS触发器逻辑功能的集成模块触发器逻辑功能的集成模块74LS279是四是四RS锁存器，芯片中包含四个基本锁存器，芯片中包含四个基本RS触发器。基本触发器。基本RS触发器除了作为其他集成触发器中实现状态存储的基本
23、单元触发器除了作为其他集成触发器中实现状态存储的基本单元外，还用于实现集成触发器的直接置位（异步置位）和直接复位（异步复位）外，还用于实现集成触发器的直接置位（异步置位）和直接复位（异步复位）功能。另外也可以用于实现开关消抖动、键盘输入等功能电路。但是功能。另外也可以用于实现开关消抖动、键盘输入等功能电路。但是基本基本RS触触发器存在直接控制的缺点，即在信号存在期间直接控制着输出端的状态，使用发器存在直接控制的缺点，即在信号存在期间直接控制着输出端的状态，使用的局限性大，且输入信号的局限性大，且输入信号R、S之间有约束之间有约束。4.2.3同步同步RS触发器触发器RQQSCPQQSRGG12G
24、G34CP2工作原理工作原理从图示电路可以明显看出，控制信号从图示电路可以明显看出，控制信号CP=0时，控制门时，控制门G3、G4被封锁，基本被封锁，基本RS触发器保持原来的状态不变。只有当触发器保持原来的状态不变。只有当CP=1时控制门被打开后，输入信号才会被时控制门被打开后，输入信号才会被接收接收。因此，反映。因此，反映Qn+1的值和的值和R、S、Qn三个变量之间的逻辑关系的特性表的条三个变量之间的逻辑关系的特性表的条件是件是CP=1。1电路的组成及逻辑符号电路的组成及逻辑符号为了克服基本为了克服基本RS触发器直接控制的缺点，可增加两个控制门和一触发器直接控制的缺点，可增加两个控制门和一个
25、时钟控制信个时钟控制信号。与非门号。与非门G1、G2构成基本构成基本RS触发器，与非门触发器，与非门G3、G4是控制门，输入信号是控制门，输入信号R、S通过控制门进行传送，通过控制门进行传送，CP为时钟脉冲，是输入控制信号。为时钟脉冲，是输入控制信号。基本RS触发器控制部分逻辑符号QnRSQn+1000000110100011不用不用100110111100111不用不用同步同步RS触发器触发器特性表特性表，CP=1期间有效期间有效Qn+1和和R、S、Qn之间的逻辑关系也可以用逻辑表达式反应出来，即之间的逻辑关系也可以用逻辑表达式反应出来，即特性方程特性方程如下：如下：CPRSQQQn+1=S
26、+QnCP=1期间有效期间有效RS=0约束条件约束条件时时序序图图-利利用用波波形形图图的的形形式式描描述述了了同同步步RS触触 发发 器器 的的逻逻辑辑功功能能次次态态Qn+1和和现现态态Qn及及输输入入R、S之间之间的关系。的关系。同步同步RS触发器的触发器的输入信号只有在输入信号只有在CP=1期间有效期间有效状状态态图图-圈圈内内表表示示触触发发器器的的状状态态0和和1，其其他他数数字字表表示示RS的的组组合合，箭箭头头表表示示现现态态向向次次态的转换方向。态的转换方向。1000/10011000/01特性表、特征方程、卡诺图、时序图、状态转换图均可表示触发器的逻辑功能，特性表、特征方程
27、、卡诺图、时序图、状态转换图均可表示触发器的逻辑功能，只是表达形式不一样。只是表达形式不一样。3主要特点主要特点（1）时时钟钟电电平平触触发发-在在CP=1期期间间触触发发器器接接收收信信号号，CP=0时时触触发发器器保保持持状状态态不不变变。多多个个触触发发器器可可以以在在同同一一个个时时钟钟脉脉冲冲控控制制下下同同步步工工作作。但但是是在在CP=1期期间间，R、S发发生生多多次次变变化化，则则触触发发器器的的输输出出状状态态也也可可能能发发生生多多次次翻翻转转，造造成成次次态态不不稳稳定，这种现象叫做定，这种现象叫做空翻空翻。空翻是一种有害的现象。空翻是一种有害的现象。（2）R、S之间有约
28、束之间有约束同同步步RS触触发发器器在在使使用用过过程程中中，如如果果违违反反了了RS=0的的约约束束条条件件，则则可可能能出出现现以以下下情情况：况：在在CP=1期期间间，若若R=S=1，则则将将出出现现Q端端和和端端同同时时输输出出高高电电平平的的不不正正常常的的情情况况；若若R、S分分时时撤撤消消，则则触触发发器器的的状状态态决决定定于于后后撤撤消消者者；若若R、S同同时时从从1跳跳变变到到0，则则会会出出现现输输出出结结果果不不能能确确定定的的情情况况；若若R=S=1时时CP脉脉冲冲突突然然撤撤消消，也也会会出出现现输输出结果不能确定的情况。出结果不能确定的情况。转至转至EWBtbrs
29、4.2.4集成触发器（集成触发器（D 触发器、触发器、JK 触发器、触发器、T 触发器）触发器）各各种种结结构构形形式式的的触触发发器器都都是是在在基基本本RS触触发发器器的的基基础础上上不不断断改改进进电电路路设设计计后后形形成成的的，集集成成触触发发器器通通过过采采用用特特殊殊的的电电路路结结构构，如如主主从从式式结结构构、或或维维持持阻阻塞塞式式结结构构，改改电电平平触触发发方方式式为为边边沿沿触触发发方方式式等等，使使触触发发器器只只在在时时钟钟脉脉冲冲的的上上升升沿沿（CP由由低低电电平平向向高高电电平平的的跳跳变变）或或时时钟钟脉脉冲冲的的下下降降沿沿（CP由由高高电电平平向向低低
30、电电平平的跳变）响应激励信号，实现状态转换，克服了空翻现象，提高了抗干扰能力。的跳变）响应激励信号，实现状态转换，克服了空翻现象，提高了抗干扰能力。一、一、集成集成JK 触发器触发器在在时时钟钟脉脉冲冲作作用用下下，根根据据输输入入信信号号J、K取取值值的的不不同同，凡凡具具有有保保持持、置置0、置置1、翻翻转转功功能能的的触触发发器器，称称为为JK触触发发器器。JK触触发发器器可可分分为为主主从从型型JK触触发发器器和和边边沿沿型型JK触触发发器器。主主从从型型JK触触发发器器解解决决了了RS触触发发器器的的输输入入约约束束问问题题，边边沿沿型型JK触触发器解决了空翻问题。发器解决了空翻问题
31、。1集成主从集成主从JK触发器触发器（1）惯用符号）惯用符号JKQQCP（2）特性方程）特性方程CP下降沿到来时有效下降沿到来时有效CP上升沿上升沿下降沿下降沿输入信号输入信号触发脉冲触发脉冲输输出出信信号号（3）特性表）特性表JKCPQnQn+1备注0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转JKCPQnQn+1备注0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转翻转翻转0111翻转翻转1011置置11101置置11001置置00110置置00010保持保持1100保持保持0000备注备注Q
32、n+1Q nCPKJ（4）状态图）状态图状状态态图图是是用用几几何何图图形形反反映映触触发发器器的的逻逻辑辑关关系系的的，由由状状态态图图也也可可直直观观的的观观察察出出触发器输入输出之间的逻辑关系。触发器输入输出之间的逻辑关系。1000/0111/1011/0100/10圈内表示触发器的圈内表示触发器的状态状态0和和1，其他数，其他数字表示字表示JK的取值，的取值，箭头方向表示由现箭头方向表示由现态转向次态态转向次态翻转翻转11置置1101置置0010保持保持Qn00备注备注Q n+1KJQ n（5）主要特点）主要特点主从触发器具有主从触发器具有“主从主从”结构，并以结构，并以“双拍双拍”方
33、式工作。方式工作。在在CP=1时时，主主触触发发器器接接受受输输入入信信号号，而而从从触触发发器器状状态态不不变变。在在时时钟钟CP的的下下降降沿沿，将将主主触触发发器器的的状状态态传传送送给给从从触触发发器器，使使得得，并并且且在在CP=0期期间保持不变，此时主触发器不接受数据，克服了空翻现象。间保持不变，此时主触发器不接受数据，克服了空翻现象。在在CP=1期期间间触触发发器器对对外外一一直直是是开开放放的的，J、K信信号号本本身身在在CP=1期期间间保保持持不不变变，但还是容易接受干扰信号，因此抗干扰能力还需提高。并且存在但还是容易接受干扰信号，因此抗干扰能力还需提高。并且存在一次变化一次
34、变化问题。问题。实实际际的的JK触触发发器器，除除了了J、K、CP输输入入端端外外，还还有有异异步步置置0端端（RD）和和还还有有异异步步置置1端端（SD），它它们们的的作作用用是是使使触触发发器器在在任任何何时时刻刻都都被被强强制制置置0或或置置1，而而与与当当时的时的CP、J、K值无关。值无关。J、K之间没有约束之间没有约束，是一种应用起来十分灵活和方便的时钟触发器。，是一种应用起来十分灵活和方便的时钟触发器。2集成边沿集成边沿JK触发器触发器（1）惯用符号）惯用符号JCPKQQJCPKQQ下降沿触发下降沿触发上升沿触发上升沿触发（3）特性表）特性表（2）特性方程特性方程CP下降沿（或下降
35、沿）时刻有效下降沿（或下降沿）时刻有效JKCPQnQn+1备注0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转（4）主要特点）主要特点时时钟钟脉脉冲冲边边沿沿触触发发。在在CP上上升升沿沿或或下下降降沿沿瞬瞬间间，加加在在J端端和和K端端的的信信号号才才会被接收。会被接收。抗抗干干扰扰能能力力极极强强，工工作作速速度度很很高高。只只要要是是在在CP脉脉冲冲触触发发沿沿瞬瞬间间J、K的的值值是是稳稳定定的的，触触发发器器就就能能够够可可靠靠的的按按照照特特性性方方程程更更新新状状态态。在在其其他他时时间间里里，J、K不不起起作作用用。又又由由于于是
36、是边边沿沿触触发发，所所需需要要输输入入信信号号建建立立时时间间和和保保持持时时间间都都很很短短，所以工作速度快。所以工作速度快。功能齐全，使用灵活方便。功能齐全，使用灵活方便。二、二、集成集成D触发器触发器在在时时钟钟脉脉冲冲控控制制下下，仅仅具具有有置置0、置置1功功能能的的电电路路，称称为为D触触发发器器。D触触发发器器分分为为同同步步D触触发发器器和和边边沿沿D触触发发器器。同同步步D触触发发器器是是在在同同步步RS触触发发器器的的基基础础上上改改进进后后得得到到的的，解解决决了了同同步步RS触触发发器器中中RS之之间间的的约约束束问问题题。边边沿沿D触触发发器器是是在在主主从从JK触
37、发器的基础上改进后得到的，解决了主从触发器的基础上改进后得到的，解决了主从JK触发器中的一次变化问题。触发器中的一次变化问题。1集成同步集成同步D触发器触发器（1）惯用符号）惯用符号CPDQQ输入信号输入信号（2）特性方程）特性方程 Qn+1=DCP=1期间有效期间有效（3）特性表）特性表DQn+1CP备备注注00置置0（CP=1期间有效）期间有效）11置置1（CP=1期间有效）期间有效）（4）状态图）状态图10/0/1/0/1圈内表示触发器的状圈内表示触发器的状态态0和和1，其他数字表，其他数字表示示D的取值。箭头方向的取值。箭头方向表示从现态转至次态。表示从现态转至次态。（5）主要特点主要
38、特点时钟电平控制，时钟电平控制，无约束无约束问题。问题。时时钟钟电电平平控控制制，在在CP=1期期间间，若若D=1则则Q n+1=1；若若D=0则则Q n+1=0，根根据据输输入入信号信号D取值不同，触发器可置取值不同，触发器可置1，也可置，也可置0。CP=1期间输出状态跟随输入信号，期间输出状态跟随输入信号，下降沿到来时锁存下降沿到来时锁存。在在CP=1期期间间，输输出出端端Q和和的的状状态态随随D变变化化而而变变化化，起起跟跟随随作作用用。当当CP脉脉冲下降沿到来时才锁存，锁存的内容是冲下降沿到来时才锁存，锁存的内容是CP下降沿到来瞬间输入信号下降沿到来瞬间输入信号D的值。的值。只具有置只
39、具有置0和置和置1功能。功能。2集成边沿集成边沿D触发器触发器（1）惯用符号）惯用符号CPDQQCPDQQ上上升升沿沿触触发发下下降降沿沿触触发发（2）特性方程）特性方程Q n+1=D CP上升沿（或下降沿）时刻有效上升沿（或下降沿）时刻有效（3）特性表）特性表DQn+1CP备备注注00置置0（CP上升沿时刻有效）上升沿时刻有效）11置置1（CP上升沿时刻有效）上升沿时刻有效）（4）主要特点）主要特点时时钟钟脉脉冲冲CP边边沿沿（上上升升沿沿或或下下降降沿沿）触触发发。在在CP上上升升沿沿（或或下下降降沿沿）时时刻刻，触触发发器器按按照照特特性性方方程程Qn+1=D更更新新状状态态。实实际际上
40、上是是将将加加在在D端端的的信信号号锁锁存存起起来，并送到输出端。来，并送到输出端。抗抗干干扰扰能能力力极极强强。因因为为是是边边沿沿触触发发，只只要要在在触触发发边边沿沿附附近近一一个个极极短短暂暂的的时时间间内内，加加在在D端端的的输输入入信信号号稳稳定定，触触发发器器就就能能够够可可靠靠接接收收，在在其其他他时时间间里里输输入入信号对触发器不会起作用。信号对触发器不会起作用。只具有置只具有置0、置、置1功能功能。转至转至EWBbydCPTQQ三、三、集成集成T 触发器触发器在时钟脉冲控制下，根据输入信号在时钟脉冲控制下，根据输入信号T 值的不同，仅具有值的不同，仅具有保持和翻转保持和翻转
41、功能的电路，称为功能的电路，称为T 触发器。即当触发器。即当T=0时能保持触发器状态不变，时能保持触发器状态不变，T=1时触发器状态翻转的触发器。时触发器状态翻转的触发器。（1）惯用符号）惯用符号（2）特性方程）特性方程CP下降沿时刻有效下降沿时刻有效（3）特性表）特性表TCPQnQn+1备注备注000保持保持011保持保持101翻转翻转110翻转翻转输入信号（4）状态图）状态图100110图中圆圈表示触发器的状态0和1，其他数字表示T 的取值（5）主要特点）主要特点T 触触发发器器大大多多由由其其他他类类型型的的触触发发器器改改接接而而成成，实实际际生生产产的的集集成成电电路路比比较较少少。
42、比如比如JK 触发器使触发器使J=K=T 便成为便成为T 触发器。触发器。具有保持和翻转功能。具有保持和翻转功能。此此外外，还还有有T/触触发发器器，与与T 型型触触发发器器类类似似。但但它它在在时时钟钟脉脉冲冲作作用用下下只只具具有有翻翻转转功功能能，即即每每来来一一个个时时钟钟脉脉冲冲就就翻翻转转一一次次。实实际际上上在在T 型型触触发发器器中中令令T=1既既可可成成为为T/型触发器。型触发器。早期集成触发器的品种和类型很多，后来逐渐归并成两大类，一种是早期集成触发器的品种和类型很多，后来逐渐归并成两大类，一种是JK 型型触发器，另一种是触发器，另一种是D 型触发器。作为小规模集成触发器，
43、它们已经能够满足各型触发器。作为小规模集成触发器，它们已经能够满足各种情况下对时钟触发器的需求了。而且，不同类型时钟触发器之间还可以相互种情况下对时钟触发器的需求了。而且，不同类型时钟触发器之间还可以相互转换，由转换，由JK 触发器和触发器和D 触发器这两种触发器，通过转换就可以得到其他类型的触发器这两种触发器，通过转换就可以得到其他类型的触发器。触发器。4.2.5集成触发器系列简介及使用说明集成触发器系列简介及使用说明1CMOS集成边沿集成边沿D 触发器触发器CC4013（1）惯用符号及引脚功能图）惯用符号及引脚功能图CC4013集成了两个触发器单元，共集成了两个触发器单元，共14引脚。图中
44、只画了其中一个单元。都是引脚。图中只画了其中一个单元。都是CP上升沿触发的边沿上升沿触发的边沿D 触发器，其中触发器，其中RD（4脚）、脚）、SD（6脚）是异步输入端脚）是异步输入端。也。也称为直接复位端（置称为直接复位端（置1端）和置位端（置端）和置位端（置0端）。高电平有效。即当端）。高电平有效。即当RD=1时触发时触发器就被强制复位到器就被强制复位到0状态，当状态，当SD=1时触发器就被强制置位到时触发器就被强制置位到1状态。其作用与状态。其作用与CP脉冲无关，所以称为异步输入端。一般的集成触发器中都有这两个端，便于给脉冲无关，所以称为异步输入端。一般的集成触发器中都有这两个端，便于给触
45、发器置初始状态。其中电源和地是公共的端，其他都是独立的。触发器置初始状态。其中电源和地是公共的端，其他都是独立的。QQDCPSRDDQQDCPSRDDVGNDCC124735146惯用符号引脚功能图（2）特性表）特性表CPDRDSDQ n+1备备注注0000同步置同步置01001同步置同步置1 00Q n保持（保持（CP无效）无效）011异步置异步置1 100异步置异步置0 11不用不用不允许不允许此此表表全全面面描描述述了了CMOS集集成成边边沿沿D触触发发器器CC4013的的逻逻辑辑功功能能。当当RD=SD=0时时，电电路路按按照照特特性性方方程程转转换换状状态态，CP上上升升沿沿时时刻刻
46、有有效效；当当异异步步输输入入端端工工作作时时，CP、D均均无无效效，若若RDSD=01时则置时则置1，若，若RDSD=10时则置时则置0，RD、SD不能同时为不能同时为1，应遵循约束条件，应遵循约束条件RDSD=0。QQDCPSRDD2TTL集成边沿集成边沿JK 触发器触发器74LS112（1）惯用符号及引脚功能）惯用符号及引脚功能TTL边沿边沿JK 触发器触发器74LS112共集成两个触发器单元，共共集成两个触发器单元，共16引脚，引脚，8和和16脚脚为公共地和电源。图中只画出一个单元。都是时钟脉冲为公共地和电源。图中只画出一个单元。都是时钟脉冲CP下降沿触发的边沿下降沿触发的边沿JK触发
47、器。其中触发器。其中、为异步输入端，低电平有效。为异步输入端，低电平有效。QQJCPSRDDKQQJCLKSRDDVGNDCC1248351667K惯用符号引脚功能图（2）特性表）特性表JKQnCPQn+1注注000110同步保持同步保持001111同步保持同步保持010110同步置同步置0011110同步置同步置0100111同步置同步置1101111同步置同步置1110111同步翻转同步翻转111110同步翻转同步翻转 0110不变（不变（CP无效）无效）1111不变（不变（CP无效）无效）01 0异步置异步置0 10 1异步置异步置1 00 不用不用不允许不允许QQJCPSRDDK4.3
48、 4.3 同步同步时序逻辑电路的分析时序逻辑电路的分析逻辑电路逻辑电路分析分析时序逻时序逻辑电路辑电路状态表状态表状态图状态图时序图时序图逻辑功能逻辑功能工作特点工作特点4.3.1 4.3.1 同步时序逻辑电路的分析同步时序逻辑电路的分析步骤步骤时钟方程时钟方程输出方程输出方程CP触发沿触发沿状态表状态表状态图状态图时序图时序图计算计算驱动方程驱动方程特性方程特性方程状态方程状态方程给定电路给定电路各触发器时钟信各触发器时钟信号的逻辑表达式号的逻辑表达式各个输出各个输出信号的逻信号的逻辑表达式辑表达式各个触发器输入各个触发器输入端同步输入信号端同步输入信号的逻辑表达式的逻辑表达式各触发器次态的
49、各触发器次态的逻辑表达式逻辑表达式据输入和现据输入和现态的各种可态的各种可能取值，计能取值，计算出相应的算出相应的次态和输出次态和输出4.3.2 4.3.2 同步同步时序逻辑电路的分析时序逻辑电路的分析实例实例例例1 1 分析图示时序电路，画出其状态表、状态图和时序图，说明其功能。分析图示时序电路，画出其状态表、状态图和时序图，说明其功能。CPDCPDCPDFFF321QQQQQQ332211CP解：解：驱动方程为：驱动方程为：D触发器的特性方程为：触发器的特性方程为：Qn+1=D状态方程为：状态方程为：根据状态方程进行计算，求取状态转换表、状态图根据状态方程进行计算，求取状态转换表、状态图由
50、3个D触发器构成的同步时序逻辑电路假设初始状态假设初始状态 =000 =000，并以次作为，并以次作为现态现态，根据状态方程计算出，根据状态方程计算出次态次态。再以计算出的再以计算出的次态次态作为作为现态现态进行进行下一个次态下一个次态的计算，依次类推。的计算，依次类推。注意每个状注意每个状态都要计算到态都要计算到状态表状态表000100100110110111111011011001001000010101101010Qn3Qn2Qn1100110010001011111101000状态图状态图有效循环无效循环现态次态画时序图画时序图CPQ1Q2Q3000初初始始状状态态上升沿触发上升沿触发