《数字电路第四章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电路第四章组合逻辑电路.ppt（108页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 第四章第四章 组合逻辑电路组合逻辑电路教学要求：教学要求：1 1、熟练掌握基于门电路的组合逻辑电路的分析和设计方法，以及、熟练掌握基于门电路的组合逻辑电路的分析和设计方法，以及编码器、译码器、数据选择器、加法器、数码比较器等常用组合编码器、译码器、数据选择器、加法器、数码比较器等常用组合逻辑部件的功能、原理和主要用途。逻辑部件的功能、原理和主要用途。2 2、根据给定的门电路（、根据给定的门电路（SSISSI）组件或）组件或MSIMSI组件，设计其它功能的组组件，设计其它功能的组合逻辑电路。合逻辑电路。前前 言言1 1、组合逻辑网络的特点：组合逻辑网络的特点：组组合合逻逻辑辑网网络络的的特特点
2、点是是，任任何何一一个个时时刻刻的的稳稳定定输输出出，只只取取决决于于该该时时刻刻的的输输入入，而而与与网网络络以以前前时时刻刻的的输输入无关。入无关。2 2、电路结构：、电路结构：由逻辑门电路组成。由逻辑门电路组成。只有从只有从输入到输出通道，没有从输出到输入到输出通道，没有从输出到输入通路。这种电路没有记忆功能。输入通路。这种电路没有记忆功能。3 3、输入与输出信号的函数关系：、输入与输出信号的函数关系：写成向量函数的形式：写成向量函数的形式：4 4、组合逻辑网络的分析与设计：组合逻辑网络的分析与设计：所谓所谓分析分析是对是对给定给定的逻辑电路，阐明其输入状态的逻辑电路，阐明其输入状态与输
3、出状态之间的关系。即看它与输出状态之间的关系。即看它所能完成的逻辑功能所能完成的逻辑功能。所谓所谓设计设计（又称为综合）是根据（又称为综合）是根据实际的命题实际的命题即给即给定的功能要求，做出相应的逻辑电路，也就是定的功能要求，做出相应的逻辑电路，也就是在给定在给定的逻辑功能块之间选取最佳的连线方案。的逻辑功能块之间选取最佳的连线方案。在逻辑电路的分析与设计中，核心问题是经济合在逻辑电路的分析与设计中，核心问题是经济合理。要做到这一点，就有一个最佳方案的问题，当然理。要做到这一点，就有一个最佳方案的问题，当然最佳的标准根据不同的要求，它不是唯一的。但是作最佳的标准根据不同的要求，它不是唯一的。
4、但是作为逻辑设计的为逻辑设计的古典古典方法来说，它的方法来说，它的最佳标准就是最经最佳标准就是最经济，即要求所用的集成块最少，集成块之间的连线也济，即要求所用的集成块最少，集成块之间的连线也最少。最少。目目前前，随随着着大大规规模模集集成成电电路路的的出出现现，设设计计的的出出发发点点不再是使集成块最省，而是力求使系统合理，所用不再是使集成块最省，而是力求使系统合理，所用的的功功能块少能块少。即使这样，古典的方法至今还是很有用的。即使这样，古典的方法至今还是很有用的。5 5、正逻辑与负逻辑的定义：、正逻辑与负逻辑的定义：前前面面曾曾用用真真值值表表来来描描述述逻逻辑辑运运算算。在在真真值值表表
5、中中用用“1”“1”表表示示逻逻辑辑真真，用用“0”“0”表表示示逻逻辑辑假假，而而没没有有指指出出这个这个“1”“1”和和“0”“0”对应的具体电位。对应的具体电位。A A、正逻辑：、正逻辑：用逻辑门的用逻辑门的高电平代表高电平代表“1”“1”，低电平代表，低电平代表“0”“0”。B B、负逻辑：、负逻辑：用逻辑门的用逻辑门的高电平代表高电平代表“0”“0”，低电平代表，低电平代表“1”“1”。采用正逻辑与负逻辑的真值表如下所示。采用正逻辑与负逻辑的真值表如下所示。比比较较两两个个真真值值表表发发现现，正正逻逻辑辑与与门门和和负负逻逻辑辑或或门门等等同同；正正逻逻辑辑或或门门和和负负逻逻辑辑
6、与与门门等等同同。这这一一点点在在以以后后会会经经常常用用。为为了了讨讨论论方方便便，下下面面所所讨讨论论的的逻逻辑辑电电路路均均对对正正逻逻辑辑而言。而言。组合逻辑电路的分析组合逻辑电路的分析所谓所谓逻辑电路的分析逻辑电路的分析，就是找出给定逻辑电路输出，就是找出给定逻辑电路输出 和输入之间的逻辑关系，并指出电路的逻辑功能。和输入之间的逻辑关系，并指出电路的逻辑功能。一、分析步骤：一、分析步骤：1 1、由给定的逻辑电路，从输入端开始，、由给定的逻辑电路，从输入端开始，根据器件根据器件 的功能逐级推导出输出端的逻辑函数表达式的功能逐级推导出输出端的逻辑函数表达式。2 2、根据输出函数表达式列出
7、真值表。、根据输出函数表达式列出真值表。3 3、用文字概括出电路的逻辑功能。、用文字概括出电路的逻辑功能。二、分析举例：二、分析举例：1 1、分析图示组合逻辑、分析图示组合逻辑 电路的逻辑功能：电路的逻辑功能：A A、输出端的逻辑函数表达式：、输出端的逻辑函数表达式：B B、真值表：、真值表：C C、逻辑功能：、逻辑功能：三变量少数服从三变量少数服从多数表决器。多数表决器。2 2、分析图示组合逻辑电路的逻辑功能：、分析图示组合逻辑电路的逻辑功能：A A、逻辑表达式：、逻辑表达式：B B、真值表：、真值表：C C、逻辑功能：、逻辑功能：完成异或功能，半加功能，完成异或功能，半加功能，或者说当两输
8、入不同时，或者说当两输入不同时，输出为输出为1 1。3 3、分析图示电路，指出该电路的逻辑功能。、分析图示电路，指出该电路的逻辑功能。A A、写出函数表达式：、写出函数表达式：B B、真值表：、真值表：C C、分析功能：、分析功能：电路称为一位全加器。电路称为一位全加器。2 2 组合逻辑电路的设计组合逻辑电路的设计 一、最佳设计的衡量一、最佳设计的衡量 工程上的最佳设计，通常需要用多个指标去衡量，工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：主要考虑的问题有以下几个方面：1 1、所所用用的的逻逻辑辑器器件件数数目目最最少少，器器件件的的种种类类最最少少，且且器器 件
9、之间的件之间的连线最简单连线最简单。这样的电路称。这样的电路称“最小化最小化”电路。电路。2 2、满满足足速速度度要要求求，应应使使级级数数尽尽量量少少，以以减减少少门门电电路路的的延延 迟。迟。3 3、功耗小，工作稳定可靠。、功耗小，工作稳定可靠。注：注：最小化电路不一定是最佳化电路，必须从经济最小化电路不一定是最佳化电路，必须从经济 指标、速度和功耗等多个指标综合考虑，才能指标、速度和功耗等多个指标综合考虑，才能 设计出最佳电路。设计出最佳电路。组合逻辑电路可以采用小规模集成电路实现，也可组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑以采用中规模集
10、成电路器件或存储器、可编程逻辑器件器件来实现。下面先介绍采用传统设计的实例。来实现。下面先介绍采用传统设计的实例。二、以二、以SSISSI为组件的组合逻辑电路的设计步骤：为组件的组合逻辑电路的设计步骤：1 1、进行逻辑抽象，列出描述实际逻辑问题的真值表。、进行逻辑抽象，列出描述实际逻辑问题的真值表。（是基础，也是关键）（是基础，也是关键）1 1）首先弄清：什么是）首先弄清：什么是输入变量，输出变量输入变量，输出变量或或逻辑函数逻辑函数；2 2）弄清）弄清输入输入变量和变量和输出输出变量或逻辑函数间的变量或逻辑函数间的因果关系因果关系；3 3）给给输输入入、输输出出变变量量赋赋值值，并并根根据据
11、给给定定的的因因果果关关系系列列出出真值表。真值表。2 2、根据真值表写出表达式并化简，得到最简与或式。、根据真值表写出表达式并化简，得到最简与或式。3 3、将将最最简简与与或或式式变变换换成成满满足足给给定定要要求求的的形形式式（根根据据要要求求选用的组件而定）。选用的组件而定）。4 4、画出逻辑电路。、画出逻辑电路。5 5、工艺设计。、工艺设计。三、设计举例：三、设计举例：1 1、某某工工厂厂用用两两盏盏灯灯来来反反映映3 3台台机机器器的的故故障障情情况况。当当一一台台机机器器有有故故障障时时黄黄灯灯亮亮；两两台台机机器器有有故故障障时时红红灯灯亮亮；三三台台机机器器有有故故障障时时两两
12、盏盏灯灯同同时时亮亮。采采用用异异或或门门和和与与非非门门进进行行设设计。计。解解(1)(1)设设用用A A、B B、C C作作为为输输入入变变量量，表表示示三三台台机机器器的的状状态态，有有故故障障用用“1”“1”表表示示，否否则则为为“0”“0”。设设：用用Y Y和和R R作作为为输输出出变变量量，分分别别表表示示黄黄灯灯和和红红灯灯，灯灯亮亮用用“1”“1”表表示示，否否则则为为“0”“0”。(2)(2)列真值表画卡若图列真值表画卡若图(3)(3)逻辑表达式：逻辑表达式：（4 4）画出电路（见仿真）画出电路（见仿真）2 2、下图所示是具有两个输入、下图所示是具有两个输入X X、Y Y和三
13、个输出和三个输出Z Z1 1、Z Z2 2、Z Z3 3的组合电路。写出当的组合电路。写出当XYXY时时Z Z1 1 1 1；X=YX=Y时时 Z Z2 2 1 1；当；当XYXY XY时，使输出为时，使输出为1 1。A A、分析题意，、分析题意，列真值表：列真值表：B B、写逻辑函数式：、写逻辑函数式：C C、画出逻辑电路：略画出逻辑电路：略6 6、设计一个将、设计一个将8421 BCD8421 BCD码转换为余码转换为余3 3码的变换电路。码的变换电路。A A、分析题意，、分析题意，列真值表：列真值表：该该电电路路输输入入为为8421 8421 BCDBCD码码，输输出出为为余余3 3码码
14、，因因此此它它 是一个四输入、四输出的码制变换电路，框图、真是一个四输入、四输出的码制变换电路，框图、真值值表表如图示：如图示：其中：其中：1010101011111111 为无关项。为无关项。K K图化简：图化简：B B、选择器件：、选择器件：从从门门电电路路的的数数量量、种种类类、速速度度等等方方面面综综合合折折中中考考虑虑。选择非门，与非门，异或门。选择非门，与非门，异或门。C C、写出输出函数表达式：、写出输出函数表达式：先先得得出出最最简简与与或或式式，然然后后进进行行函函数数式式变变换换。变变换换时时一一方方面面应应尽尽量量利利用用公公共共项项以以减减少少门门的的数数量量，另另一一
15、方方面面减减少少门门的的级级数数，以以减减少少传传输输延延迟迟时时间间，因因而而得得到到输出函数式为输出函数式为 ：D D、画逻辑电路：、画逻辑电路：电路采用了三种门电路，速度较快，逻辑图如图示。电路采用了三种门电路，速度较快，逻辑图如图示。7 7、用或非门设计一组合电路，其输入为、用或非门设计一组合电路，其输入为8421BCD8421BCD码，输码，输出出L L。当输入数能被。当输入数能被4 4整除时，整除时，L L1 1，其他情况均为，其他情况均为0 0。（0 0可以被任何数整除）可以被任何数整除）A A、分析题意，、分析题意，列真值表：列真值表：其中：其中：101010101111111
16、1为无关项。为无关项。B B、写逻辑函数式：、写逻辑函数式：C C、最简设计、最简设计D D、画逻辑电路、画逻辑电路:A A B B C L C L D D8 8、在、在只有原变量输入，没有反变量输入条件下只有原变量输入，没有反变量输入条件下，用与，用与非门实现函数。非门实现函数。A A、生成项：公式、生成项：公式 BCBC项为多余项，也称生成项。项为多余项，也称生成项。头部因子与尾部因子：乘积项中，原变量部分称头部头部因子与尾部因子：乘积项中，原变量部分称头部 因子，反变量部分称尾部因子。因子，反变量部分称尾部因子。有用的生成项：除尾部因子之外的其它变量因子（头有用的生成项：除尾部因子之外的
17、其它变量因子（头 部因子）相同的乘积项。部因子）相同的乘积项。B B、由函数、由函数F F可知：可知：为有用的生成项。为有用的生成项。所以：所以：C C、尾尾部部因因子子变变换换，尽尽可可能能减减少少尾尾部部因因子子的的种种类类，即即取取得最多的尾部公共项。得最多的尾部公共项。所用的公式是：所用的公式是：即因子插入法。依此，上式变为：即因子插入法。依此，上式变为：D D、两次取反，得与非与非表达式：、两次取反，得与非与非表达式：E E、画逻辑图，如图所示：、画逻辑图，如图所示：3 3 常用常用MSIMSI组合逻辑器件及应用组合逻辑器件及应用一、编码器一、编码器 用用文文字字、符符号号或或数数码
18、码表表示示特特定定对对象象的的过过程程称称为为编编码码。在在数数字字电电路路中中用用二二进进制制代代码码表表示示有有关关的的信信号号称称为为二二进进制制编编码码。实实现现编编码码操操作作的的电电路路就就是是编编码码器器。按按照照被被编编码码信信号号的的不不同同特特点点和和要要求求，有有二二进进制制编编码码器器、二二十十进进制制编码器、优先编码器之分。编码器、优先编码器之分。1 1、二进制编码器、二进制编码器 用用n n位位二二进进制制代代码码对对N N个个（N N=2=2n n ）一一般般信信号号进进行行编编码的电路，叫做二进制编码器。码的电路，叫做二进制编码器。例如例如n n=3=3，可以对
19、，可以对8 8个一般信号进行编码。个一般信号进行编码。编编码码器器特特点点：任任何何时时刻刻只只允允许许输输入入一一个个有有效效信信号号。其其输输入入是是一一组组有有约约束束(互互相相排排斥斥)的的变变量量，否否则则输输出出会会发发生生混乱。混乱。A A、三位二进制编码器框图：、三位二进制编码器框图：输入：输入：I0 0I7 7 8 8个高电平信号个高电平信号输出：三位二进制代码输出：三位二进制代码F F2 2、F F1 1、F F0 0 B B、真值表：、真值表：C C、编码器的输出函数、编码器的输出函数 1 1）由真值表得出编码器输出函数为：）由真值表得出编码器输出函数为：2 2）因为任何
20、时刻，因为任何时刻，I0 0I7 7当中仅有一个取值为当中仅有一个取值为1 1，利用利用 这个约束条件将上式化简，得到：这个约束条件将上式化简，得到：D D、三位二进制编码器的框图：、三位二进制编码器的框图：2 2、二、二十进制十进制(BCD)(BCD)编码器编码器 将将十十进进制制数数（0 09 9）1010个个信信号号编编成成二二进进制制代代码码的的电电路路叫叫做做二二十十进进制制编编码码器器。它它的的输输入入是是代代表表0 09 9这这1010个个数数符符的的状状态态信信号号，输输出出是是相相应应的的BCDBCD码码。其其特特点点是是任任何时刻只允许输入一个有效信号。何时刻只允许输入一个
21、有效信号。A A、8421 BCD 8421 BCD码编码表：码编码表：B B、编码器的各输出表达式：、编码器的各输出表达式：C C、8421BCD 8421BCD码编码器电路图：码编码器电路图：3 3、优先编码器、优先编码器 优优先先编编码码器器常常用用于于优优先先中中断断系系统统和和键键盘盘编编码码。与与普普通通编编码码器器不不同同，优优先先编编码码器器允允许许多多个个输输入入信信号号同同时时有有效效，但但它它只只按按其其中中优优先先级级别别最最高高的的有有效效输输入入信信号号编编码码，对对级级别较低的输入信号不予理睬。别较低的输入信号不予理睬。常用的常用的MSIMSI优先编码器有优先编码
22、器有1010线线44线线(如如74LS147)74LS147)、8 8线线33线线(如如74LS148)74LS148)。A A、74LS14874LS148二进制优先二进制优先编码器的逻辑符号：编码器的逻辑符号：1 1）输入端：）输入端：7 70 0为状态信号输入端，低电平为状态信号输入端，低电平 有效。有效。7 7的优先级别最高，的优先级别最高，0 0的级别最低。的级别最低。2 2）输出端：输出端：C C、B B、A A 为代码为代码(反码反码)输出端。输出端。C C为最高位，为最高位，A A 为最低位。为最低位。3 3）使能端：）使能端：E E1 1为使能为使能(允许允许)输入端，低电平
23、输入端，低电平 有效。有效。当当E E1 1=0=0时，电路允许编码。时，电路允许编码。当当E E1 1=1=1时，电路禁止编码。此时时，电路禁止编码。此时 输出输出C C、B B、A A均为高电平。均为高电平。4 4）E E0 0为选通输出端为选通输出端CSCS为扩展输出端为扩展输出端 它们用于级联和扩展。它们用于级联和扩展。B B、74LS14874LS148的功能表：的功能表：C C、用用2 2片片8 83 3优先编码器扩展为优先编码器扩展为16164 4优先编码器优先编码器 二、译码器二、译码器1 1、二进制译码器、二进制译码器 二二进进制制译译码码器器有有n n个个输输入入端端(即即
24、n n位位二二进进制制码码)，2 2n n个个输输出出线线。常常见见的的MSIMSI译译码码器器有有2424译译码码器器、3838译译码码器器和和416416译码器。译码器。变量译码器也称为最小项发生器。变量译码器也称为最小项发生器。A A、24 24译码器译码器1 1）逻辑电路及逻辑符号：（）逻辑电路及逻辑符号：（输出信号低电平有效输出信号低电平有效）E E为使能端：它可用来引入选通脉冲，以抑制冒险脉冲为使能端：它可用来引入选通脉冲，以抑制冒险脉冲 的发生。也可用来扩展输入变量数。的发生。也可用来扩展输入变量数。2 2）功能表）功能表：当当 时时：3 3）输出函数）输出函数：4 4）功能扩展
25、）功能扩展：B B、3838译码器：译码器：1)1)、译码器逻辑符号：、译码器逻辑符号：2)2)、功能表如表：、功能表如表：3)3)、输出函数：、输出函数：E E1 1=1=1，E E2A2A+E+E2B2B=0=0处于译码状态，否则被禁止译码。处于译码状态，否则被禁止译码。C C、二进制译码器的应用：、二进制译码器的应用：1)1)、实现存储系统的地址译码。、实现存储系统的地址译码。2)2)、实现逻辑函数（最小项发生器）。、实现逻辑函数（最小项发生器）。3)3)、用作数据分配器或脉冲分配器。、用作数据分配器或脉冲分配器。D、举例：举例：试用试用3838译码器实现函数译码器实现函数：因为：当使能
26、端有效时，每个输出因为：当使能端有效时，每个输出 ，所以：只要将输入变量加至译码器的地址输入端，所以：只要将输入变量加至译码器的地址输入端，并在并在输出端辅以少量的门电路，便可实现。输出端辅以少量的门电路，便可实现。逻辑电路：逻辑电路：同理解同理解F2F2：2 2、二、二十进制译码器十进制译码器 二二十十进进制制译译码码器器也也称称BCDBCD译译码码器器，它它的的功功能能是是将将输输入入的的一一位位BCDBCD码码(四四位位二二进进制制)译译成成1010个个高高、低低电电平平输输出信号，因此也叫出信号，因此也叫410410译码器。译码器。A A、二、二十进制译码器十进制译码器74LS4274
27、LS42的逻辑图和逻辑符号。的逻辑图和逻辑符号。B B、74LS4274LS42功能表：功能表：3、显示译码器显示译码器 A A、显显示示译译码码器器是是用用来来驱驱动动显显示示器器件件，显显示示数数字字或或字字符的符的MSIMSI部件。部件。显显示示译译码码器器随随显显示示器器件件的的类类型型而而异异，与与辉辉光光数数码码管管相相配配的的是是BCDBCD十十进进制制译译码码器器，而而常常用用的的发发光光二二极极管管(LED)(LED)数数码码管管、液液晶晶数数码码管管、荧荧光光数数码码管管等等是是由由7 7个个或或8 8个个字字段段构构成成字字形形的的，因因而而与与之之相相配配的的有有BCD
28、BCD七七段段或或BCDBCD八八段段显显示示译码器。译码器。B B、显示译码原理。、显示译码原理。发发光光二二极极管管(LED)(LED)由由特特殊殊的的半半导导体体材材料料砷砷化化镓镓、磷磷砷砷化镓等制成，有红、黄、绿等色。化镓等制成，有红、黄、绿等色。LEDLED数数码码管管有有共共阳阳、共共阴阴之之分分。共共阴阴式式LEDLED数数码码管管的的原理图如图所示。原理图如图所示。使使用用时时，公公共共阴阴极极接接地地，7 7个个阳阳极极a ag g由由相相应应的的BCDBCD七段译码器来驱动七段译码器来驱动(控制控制)，如图所示。，如图所示。1 1）、共阴式）、共阴式LEDLED数码管的原
29、理图：数码管的原理图：2 2）、）、BCDBCD七段译码器来驱动电路图：七段译码器来驱动电路图：C C、BCDBCD七段（共阴）译码器真值表：七段（共阴）译码器真值表：三、数据选择器三、数据选择器 数据选择器又称多路选择器数据选择器又称多路选择器(Multiplexer,(Multiplexer,简称简称MUXMUX），其框图如图所示。它有），其框图如图所示。它有n n位地址输入、位地址输入、2 2n n位数位数据输入、据输入、1 1位输出。位输出。每次在地址输入的控制下，从多路每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷输入数据中选择一路输出，其功能类似于一
30、个单刀多掷开关。常用的数据选择器有：开关。常用的数据选择器有：2 2选选1 1、4 4选选1 1、8 8选选1 1、16 16选选1 1等。等。1 1、4 4选选1 1数据选择器数据选择器A A、逻辑图及符号：、逻辑图及符号：其其中中D D0 0D D3 3是是数数据据输输入入端端，也也称称为为数数据据通通道道；A A1 1、A A0 0是地址输入端，或称选择输入端；是地址输入端，或称选择输入端；Y Y是输出端；是输出端；E E是是 使能端，低电平有效。使能端，低电平有效。B B、功能表：、功能表：C C、4 4选选1 MUX1 MUX的逻辑表达式的逻辑表达式(E=0)(E=0)：m mi i
31、是地址变量是地址变量A A1 1、A A0 0所对应的最小项，称地址最小项。所对应的最小项，称地址最小项。2 2、8 8选选1 1数据选择器（数据选择器（MUXMUX）A A、逻辑符号：、逻辑符号：B B、功能表：、功能表：C C、K K图：图：D D、输出表达式：、输出表达式：3 3、数据选择器的应用：、数据选择器的应用：数据选择器的应用很广，可作数据选择，以实现多数据选择器的应用很广，可作数据选择，以实现多路信号分时传送；可实现组合逻辑函数；可在数据传输路信号分时传送；可实现组合逻辑函数；可在数据传输时实现并时实现并串转换；可产生序列信号。串转换；可产生序列信号。A A、用、用MUXMUX
32、实现函数实现函数F F原理：原理：1)1)、对于、对于n n个地址输入的个地址输入的MUXMUX，表达式为：，表达式为：2)2)、任何一个具有、任何一个具有n n个输入变量的逻辑个输入变量的逻辑 函数都可以用最小项之和来表示：函数都可以用最小项之和来表示：3)3)、比较、比较Y Y和和F F的表达式可以看出，只的表达式可以看出，只 要将逻辑函数的输入变量要将逻辑函数的输入变量A A、B B、C C、加至数据选择器地址输入端，并适当选择加至数据选择器地址输入端，并适当选择D Di i的值，的值，就可以使就可以使F=YF=Y。B B、函数的输入变量数函数的输入变量数 L L 小于等于小于等于选用选
33、用MUXMUX的地址的地址 输入端数输入端数 n n 时：时：a)a)、当、当L=nL=n时：只要将函数的输入变量时：只要将函数的输入变量A A、B B、C C、依依 次接到次接到MUXMUX的地址输入端，根据函数的地址输入端，根据函数F F所需要的最所需要的最 小项，确定小项，确定MUXMUX中中D Di i的值的值(0(0或或1)1)即可；即可；b)b)、当、当L Ln n时：将时：将MUXMUX的的高位地址输入端不用高位地址输入端不用(接接0 0或或 1)1)，其余同上。其余同上。3)3)、举例：、举例：试用试用8 8选选1MUX1MUX实现逻辑函数：实现逻辑函数：解：解：a.a.首先求
34、出首先求出F F的最小项的最小项 表达式。将表达式。将F F填入填入K K图，图，根据根据K K图可得。图可得。b.b.采用采用8 8选选1 MUX1 MUX时：时：c.c.令令A A2 2=A A，A A1 1=B B，A A0 0=C C，且，且D D1 1=D D2 2=D D3 3=D D4 4=D D5 5=D D7 7=1=1，D D0 0=D D6 6=0=0则：则：Y=(ABC)Y=(ABC)m m(01111101)(01111101)=m m(1,2,3,4,5,7)(1,2,3,4,5,7)故故F=YF=Y。d.d.用用8 8选选1MUX1MUX实现函数实现函数F F的逻
35、辑图：的逻辑图：C C、函数的输入变量数函数的输入变量数 L L 大于选用的大于选用的MUXMUX的地址输入端的地址输入端 数数 n n 时：时：a)a)、从从L L个个输输入入变变量量中中选选择择n n个个直直接接作作为为MUXMUX的的地地址址输输 入入，多多余余的的(L-n)(L-n)个个变变量量要要反反映映到到MUXMUX的的数数据据输输入入 D Di i端，即端，即D Di i是多余输入变量的函数，简称余函数。是多余输入变量的函数，简称余函数。设计的关键是如何求出函数设计的关键是如何求出函数D Di i。确定余函数确定余函数D Di i可以采用代数法或降维可以采用代数法或降维K K图
36、法。图法。b)b)、举例、举例1 1：试用试用4 4选选1MUX1MUX实现三变量函数：实现三变量函数：a.a.首先选择地址输入，令首先选择地址输入，令A A1 1A A0 0=ABAB，则多余输入变量为则多余输入变量为C C，余函数，余函数D Di i =f(cf(c)。b.b.代数法确定余函数代数法确定余函数D Di i。将将F F的表达式变换为与的表达式变换为与Y Y 相应的形式：相应的形式：将将F F与与Y Y对照可得：对照可得：c.c.卡诺图法确定余函数卡诺图法确定余函数D Di i。在在K K图中选择图中选择AB=AAB=A1 1A A0 0，则，则ABAB变量按其组合可直接变量按
37、其组合可直接将将F F的的K K图划分为四个子图划分为四个子K K图。每个子图。每个子K K图所对应的图所对应的函数就是余函数函数就是余函数D Di i。在各子在各子K K图上直接化简，图上直接化简，便可求出余函数便可求出余函数D Di i的值：的值：d.d.逻辑图逻辑图：e.e.解题步骤归纳如下：解题步骤归纳如下：画出函数画出函数F F的的K K图。图。选择地址输入。选择地址输入。在在F F的的K K图上确定余函数图上确定余函数D Di i的范围。的范围。求余函数求余函数D Di i。画出逻辑图。画出逻辑图。3)、举例举例2 2：试用试用8 8选选1MUX1MUX实现逻辑函数：实现逻辑函数：
38、a.a.画出画出F F的四变量的四变量K K图：图：b.b.选择地址变量，确定余函数选择地址变量，确定余函数D Di i：原则上，地址变量的选择是任意原则上，地址变量的选择是任意 的，但选择合适才能使电路简化。的，但选择合适才能使电路简化。简单的方法是：简单的方法是：观察观察F F的的K K图或将图或将F F化简，从化简，从F F的输入变量中选择的输入变量中选择出现比较多的输入变量出现比较多的输入变量加到地址加到地址输入端，这样就能得到较简化电路。输入端，这样就能得到较简化电路。选择选择A A、B B、D D为地址变量，则多余输入变量为为地址变量，则多余输入变量为C C。化简各子化简各子K K
39、图求得余函数为：图求得余函数为：c.c.逻辑图：逻辑图：3)、举例举例3 3：试用试用8 8选选1MUX1MUX实现逻辑函数：实现逻辑函数：注：此方法得到的结果不一定是最简单的注：此方法得到的结果不一定是最简单的 a.a.画出画出F F的四变量的四变量K K图：图：b.b.选择地址变量，确定余函数选择地址变量，确定余函数D Di i：c.c.逻辑图：逻辑图：4 4、数据选择器的扩展：数据选择器的扩展：A A、利用使能端进行扩展。、利用使能端进行扩展。下图是将双下图是将双4 4选选1MUX1MUX扩展为扩展为8 8选选1 MUX1 MUX的逻辑图。的逻辑图。其中其中 A2A2是是8 8选选1MU
40、X1MUX地址端的最高位，地址端的最高位，A A0 0是最低位。是最低位。B B、树状扩展：、树状扩展：例如：用例如：用5 5个个4 4选选1MUX1MUX实现实现1616选选1MUX1MUX。C C、采用扩展法，用、采用扩展法，用2 2片片8 8选选1MUX1MUX实现下面逻辑函数：实现下面逻辑函数：逻辑图：逻辑图：四四、数据分配器数据分配器 数据分配器又称多路分配器数据分配器又称多路分配器(DEMUX)(DEMUX)，其功能是将，其功能是将一路输入数据按一路输入数据按n n位地址分送到位地址分送到2 2n n个数据输出端上个数据输出端上。常用的常用的DEMUXDEMUX有有14DEMUX1
41、4DEMUX，18DEMUX18DEMUX，116DEMUX 116DEMUX等。等。1 1、1414数据分配器（数据分配器（DEMUXDEMUX）：）：A A、逻辑符号：、逻辑符号：D D为数据输入、为数据输入、A A1 1、A A0 0为地址输入为地址输入 Y Y0 0Y Y3 3为数据输出、为数据输出、E E为使能端。为使能端。B B、功能表：、功能表：2 2、用译码器实现、用译码器实现DEMUXDEMUX：将将2-42-4译码器的使能端译码器的使能端E E用作数据输入端用作数据输入端D D，则，则2424译码器的输出可写成译码器的输出可写成 ：随着译码器输入地址的改变，可使某个最小项随
42、着译码器输入地址的改变，可使某个最小项m mi i为为1 1。则译码器相应的输出。则译码器相应的输出Y Yi i=D=D，因而只要改变译码器的输入地址，因而只要改变译码器的输入地址A A、B B，就可以将输入数据，就可以将输入数据D D分配到不同的通道分配到不同的通道上去（上去（分配的数据为分配的数据为0 0）。因此，凡是具有使能端的译码器，都可以用作数据分配器。）。因此，凡是具有使能端的译码器，都可以用作数据分配器。3 3、数据分配器与数据选择器联用，实现多通道数据分、数据分配器与数据选择器联用，实现多通道数据分时传送。时传送。例如：例如：发送端由发送端由MUXMUX将各路数据分时送到公共传
43、输线上，将各路数据分时送到公共传输线上，接收端再由分配器将公共传输线上的数据适时分配接收端再由分配器将公共传输线上的数据适时分配到相应的输出端，而两者的地址输入都是同步控制到相应的输出端，而两者的地址输入都是同步控制 的，其示意图如图所示。的，其示意图如图所示。五、数码比较器五、数码比较器 比较比较两个二进制整数大小两个二进制整数大小的电路。的电路。1 1、四位四位并行并行数码比较器数码比较器A A、逻辑符号、逻辑符号其中：其中：1 1）输入端）输入端A A3 3A A0 0、B B3 3B B0 0接两接两 个待比较的四位二进制数。个待比较的四位二进制数。2 2）输出端）输出端P PA AB
44、 B、P PA=BA=B、P PA AB B是三个比较结果。是三个比较结果。3 3）C CA AB B、C CA=BA=B、C CA AB B是三个是三个 级联输入端。当扩大待比较二进制数的位级联输入端。当扩大待比较二进制数的位数时，可将低位比较器的输出端：数时，可将低位比较器的输出端：P PA AB B、P PA=BA=B、P PA AB B 分别接到高位比较器的分别接到高位比较器的 C CA AB B、C CA=BA=B、C CA AB B 三个输入端。三个输入端。B B、四位比较器功能表：、四位比较器功能表：C C、比较器的输出：、比较器的输出：1)1)、输出、输出P PA AB B=1
45、(=1(即即A A大于大于B B)的条件是：最高位的条件是：最高位A A3 3B B3 3，或者最高位相等而次高位或者最高位相等而次高位A A2 2B B2 2，或者最高位和次高位，或者最高位和次高位均相等而次低位均相等而次低位A A1 1B B1 1，或者高三位相等而最低位，或者高三位相等而最低位 A A0 0B B0 0，或者四位均相等而低位比较器来的输入，或者四位均相等而低位比较器来的输入C CA AB B时时P PA AB B=1=1。2)2)、输出、输出P PA=BA=B=1=1的条件是：的条件是：A A3 3=B B3 3，A A2 2=B B2 2，A A1 1=B B1 1，A
46、 A0 0=B B0 0，且级联输入端，且级联输入端C CA A=B B 时时P PA=BA=B=1=1。3)3)、输出、输出 P PA AB B=1=1 的条件请自己导出。的条件请自己导出。2 2、比较器的级联、比较器的级联 四四位位比比较较器器可可直直接接用用来来比比较较两两个个四四位位或或小小于于四四位位的的二二进进制制整整数数的的大大小小。当当两两个个待待比比较较的的数数的的位位数数超超过过四四位位时，往往要将多个比较器级联使用。时，往往要将多个比较器级联使用。例例如如：采采用用两两块块四四位位比比较较器器组组件件，用用分分段段比比较较的的方方法法，实现七位二进制的比较，其逻辑图如图示
47、。实现七位二进制的比较，其逻辑图如图示。六、加法器加法器 加法器在数字系统中的应用十分广泛。除了能进加法器在数字系统中的应用十分广泛。除了能进行多位二进制数的加法运算外，也可以用来完成二进制行多位二进制数的加法运算外，也可以用来完成二进制减法运算。还可以利用加法器来实现码组变换。减法运算。还可以利用加法器来实现码组变换。一个四位加法器如图示。一个四位加法器如图示。1 1、试采用四位加法器完成余、试采用四位加法器完成余3 3码到码到8421BCD8421BCD码的转换码的转换A A、码组变换原理、码组变换原理因为对于同样一个十进制数，余因为对于同样一个十进制数，余3 3码比相应的码比相应的842
48、1BCD8421BCD码多码多3 3，因此要实现余，因此要实现余3 3码到码到8421 BCD8421 BCD码的转换，码的转换，只需从余只需从余3 3码减去码减去(0011)(0011)即可（即可（相当于加相当于加3 3）。由于）。由于00110011各位变反后成为各位变反后成为11001100，再加，再加1 1（补码），即为（补码），即为11011101，因此，减，因此，减(0011)(0011)与加与加(1101)(1101)等效。等效。所以，在四位加法所以，在四位加法器的器的A A3 3A A0 0接上余接上余3 3码的四位代码，码的四位代码，B B3 3、B B2 2、B B1 1、
49、B B0 0上接上接固定代码固定代码11011101，就能实现转换。，就能实现转换。B B、逻辑电路：、逻辑电路：2 2、用四位加法器构成一位用四位加法器构成一位8421 BCD8421 BCD码加法器码加法器A A、码组变换原理：、码组变换原理：两个两个BCDBCD码数相加，并以码数相加，并以BCDBCD码给出其和的电路称为码给出其和的电路称为BCDBCD码加法器。码加法器。两个一位十进制数相加，若考虑低位的进位，其和两个一位十进制数相加，若考虑低位的进位，其和应为应为0 01919。8421 BCD8421 BCD码加法器的输入、输出都应用码加法器的输入、输出都应用8421 BCD8421
50、 BCD码表示。码表示。而四位二进制加法器（逢而四位二进制加法器（逢1616进进1 1）是按二进制数进）是按二进制数进行运算的，因此必须把输出的二进制数行运算的，因此必须把输出的二进制数(和数和数)进行等进行等值变换。即值变换。即当和小于等于当和小于等于9 9时不需要修正，当和大于时不需要修正，当和大于9 9时时需要加需要加6(0110)6(0110)修正（进位标志置修正（进位标志置1 1，相当于减，相当于减1010）。设：设：当和大于当和大于9 9时，时，D D1010=1=1，当和小于，当和小于9 9时，时，D D1010=0=0则：则：可用可用D D1010来控制是否需要修正，即来控制是