《使用R系列智能数据收集进展比特错误率测试.docx》由会员分享，可在线阅读，更多相关《使用R系列智能数据收集进展比特错误率测试.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、使用R系列智能数据收集进展比特错误率测试使用R系列智能数据收集进展比特错误率测试ronggang导语：我们的新系统将单位本钱降低了4倍，并且提供了对需要增加测试需求的通讯接口的定制才能TheChallenge:更换传统的箱式仪器以便支持新型产品和现有产品的测试。TheSolution:使用NILabVIEWFPGA和R系列智能数据收集，开发更为灵敏的系统对实际文件传输进展测试，同时将单位本钱减少到1/4。我们的新系统将单位本钱降低了4倍，并且提供了对需要增加测试需求的通讯接口的定制才能。Harris是一家国际的通讯与信息技术公司。我们需要对传统的箱式仪器进展更换，以便对新型和现有产品的测试提供
2、支持。我们测试的射频产品主要是数据发送器和数据接收器，其中有三个不同的串行接口必须进展验证。由于老系统支持有限的通讯类型，因此我们需要找出一种灵敏、可扩展的现成解决方案。比特错误率BER测试系统使用NIPXI-7833RFPGA模块以及在自定义电路板上的广域网WAN收发器芯片，我们实现了完好的串行比特错误率BER测试系统。需要检验的物理接口是RS232、RS422和RS485，后两者是用于高达1.6Mb/s高速应用的平衡接口。原系统仅支持8位同步和异步通讯接口类型，而且本钱相对较高。连接到R系列PXI-7833R模块的接口是定制的印刷电路板，它使用的是用于不同物理层串行接口的SipexSP51
3、4WAN接口IC。该电路板还包含了一个温度补偿晶振TCXO和一个直接数字合成DDS电路，用于生成PXI-7833R同步数据的高速时钟。1ppm精度的TCXO可以用作被测单元的高可靠性时钟源，也可将来用于振动测试和分析。数据接口界面是基于DB-25端口的EIA-530通讯标准。为了进步在高速状态下的信号完好性，所有的时钟和数据线我们都使用了同轴电缆。目的机上的NILabVIEWFPGAVI包含了典型BER测试系统的所有功能。该VI承受所有的用户输入来配置定时、物理接口、块大小、握手信号以及同步数据块尺寸。我们还可以选择在系统测试中插入一个位错误。位错误函数随机地翻转发送数据形式中的一位，对发送数
4、据进展修改。这些功能还可以直接在主机VI上使用，主机VI提供实际形式数据并完成接收数据字节后的测试分析：报告BER、比特错误、丧失比特以及同步。为了在系统中进展屡次同步，BER测试器连续地发送用户制定大小的同步数据，通常这些数据大小小于255字节。FPGA代码检查并比拟同步字节以及停顿位，来告知用户或者程序同步是否有效。这也通过对形式传送中的每个特定字节的比拟来验证。假如失败且有重要比特错误，就会生成一个文件供用户比拟BER测试器发送和承受的数据。假如没有检测到同步信号，但是同步位仍然是可用的，对象代码就会使用时钟移位的方法，设法将承受到的输入数据和同步数据数值对齐。假如在同步数据块中没有实现
5、同步，测试系统会在发送报告“无同步，并且开场重新测试。根本上，每个测试通常包含两个Harris产品：一个作为数据发送器，另一个作为数据接收器，并且具有适宜的连接到BER测试器的物理接口。系统通常通过几英尺长的50电缆以及射频衰减器进展连接，进而确保高灵敏度及通讯产品之间的高信噪比。预制的随机或者伪随机数据形式以给定的波特率传送到被测发送器系统中;新型的BER测试器可以以1.6Mb/s的速率进展测试。信息由发送系统进展调制，并以一定的载波频率通过射频进展发送。接收系统接收射频信号并解调，再将它重新传回BER测试系统。此时，BER测试系统算法确定性地比拟接收到的数据与发送的数据，并报告错误字节的数
6、目。发送数据和接收数据存储在目的对象内存中，之后由主机VI应用程序进展读取，并报告形式位错误，对形式BER进展计算。BER测试应用算法还报告丧失位以及同步时间。高速串行数据处理为了到达1.6Mb/s的高速串行数据处理速度，应用程序需要编译、运行时钟速度在80MHz的FPGA。我们需要将数据以20nS的数据分辨率进展处理，而在新系统中，我们可以确保目的对象数据处理时间为12.5nS/位。这对于相对较慢的内部内存操纵和实时数据比拟而言是特别关键的。我们以80MHz的频率，在多个测试系统中反复优化编译了目的对象VI。我们使用直接形式内存比拟实现了LabVIEWFPGA定制内存块之间确实定性数据比拟。
7、内存块对于进步负载数据传输和比拟而言是必要的;否那么，只有很小的数据块可以进展传输。如今，用户可以在下拉菜单中选择使用高达30Kb的数据形式。从主机VI调用目的对象软件是支持完好ATE产品测试的关键整合步骤。我们目前的测试软件架构使用LabVIEW以及NITestStand。测试单元可以使用回环电缆连接输入输出的时钟和数据来执行自检，还可以使用SPDT开关仿真调制解调器的握手信号，验证测试步骤。测试结果必须是零丧失，也就是完全同步，0比特丧失、0比特错误。在我们设法找出支持PXI测试平台的现成解决方案时碰到的问题之一是找出可以进展定制，以便与产品通讯界面与测试一起工作的选择。我们找到的第一个仪器选择无法知足我们产品根底的接口要求。有了LabVIEWFPGA测试选择，我们可以对多个串行通讯的物理层进展测试，而无需大范围连接板卡。新型仪器还提供了很多附加的灵敏性，可以测试实时文件传输以及可能在系统之间连载的图像。它也是一个基于PXI的解决方案。新型系统将单位本钱降低了约4倍，并且提供了需要增加测试需求的通讯接口的定制才能。我们如今利用两个PXI-7833R可重新配置FPGA模块，对超高速系统超过2Mb/s进展研究。假如您有任何问题,请留言给NI工程师，我们会尽快给您回电!