《一种基于FPGA的新型误码测试仪的设计与实现.docx》由会员分享，可在线阅读，更多相关《一种基于FPGA的新型误码测试仪的设计与实现.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一种基于FPGA的新型误码测试仪的设计与实现摘要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴一样步时钟提取的实现方法，此方法可以进步同步时钟的准确度，进而进步误码测量精度。关键词：误码测试仪；FPGA；鉴相器；数字锁相环误码仪是评估信道性能的根本测量仪器。本文介绍的误码仪结合FPGA的特点,采用全新的积分式鉴相构造，提出了一种新的误码测试方法，经屡次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两局部组成：发信机和接收机。1、发信机发信机的主要功能是产生具有随机特性的伪随机m序列，通过FPGA由VHDL编程实现。伪随机序列产生原理如下
2、：图1伪随机序列产生原理图其中，ak-i是各移位存放器的状态，Ci对应各存放器的反应系数，为1表示介入反应，为0不介入反应。反应函数为：当级数n和反应系数一旦确定，那么反应移位存放器的输出序列确定了，m序列的一个重要的性质是：任一m序列的循环移位还是一个m序列，序列长度为m=2n-1。2、接收机接收机主要由时钟同步模块、状态同步模块组成，其功能框图如图2所示。图2误码器接收机功能框图2.1时钟提取模块本单元所采用的时钟提取方法是采用新的积分鉴相来实现的，通过在一个时钟周期内对码元进展积分，判定超前滞后，进而极大的降低了因干扰信号的出现导致误调的可能性。时钟提取的原理图如下：图3时钟提取原理图1
3、鉴相器导前-滞后型数字鉴相器的特点是,它输出一个表示本地估算信号超前或者滞后于输入信号的量.假如本地估算信号超前于输入信号,那么输出“超前脉冲,以便利用该“超前脉冲控制本地估算信号的相位推后。反之,那么输出“滞后脉冲,并使本地估算信号的相位前移.导前-滞后型数字鉴相器可分为微分型和积分型两种.由于积分型导前-滞后数字鉴相器,具有优良的抗干扰性能.因此本设计采用了积分型导前-滞后型数字鉴相器.积分型导前-滞后型数字鉴相器中，本地时钟的上升沿为同相积分的清洗时刻,上升沿到来时,在本地高频时钟下，同相计数器开场计数，当输入码元是“1时，每来一高频脉冲计数器加1计数，当输入码元是“0时，每来一高频脉冲
4、计数器减1计数。当下一上升沿到来时，将计数值输出，并清零计数器，计数器在高频脉冲下重新开场计数.本地时钟的下降沿为中相积分的清洗时刻,在下降沿到来时,在上述同样的高频时钟下，中相积分计数器开场计数，当码元为“1时，计数器加1，当码元为“0时，计数器减1。当下一下降沿到来时，将计数值输出，同时对计数器清零，重新计数。在准确同步的情况下,同相积分的积分区间正好和接收的一个码元宽度相重合,同相积分计数器输出为T+T表示码元为1，-T表示码元为0，而中相积分器的输出为0或者T.在中相积分周期内假设码元出现01或者10变化，那么中相积分器输出为0。在中相积分周期内,假设码元没有翻转,码元始终为“1，那么
5、中相积分计数器输出为T。假设码元始终为“0，那么中相积分计数器输出为-T。假设本地估算时钟超前于输入码元，当同相积分计数器的输出大于0，那么随后的中相积分计数器的输出也大于0，当同相积分计数器的输出小于0时，那么随后的中相积分计数器的输出也小于0。当同相积分计数器输出为+T或者-T时，随后的中相积分计数器输出也为+T或者-T时，说明是处于连“1或者连“0状态，那么超前或者滞后标志都为0。假设本地估算时钟滞后于输入码元，当同相积分计数器的输出大于0，那么随后的中相积分计数器的输出小于0，当同相积分计数器的输出小于0时，那么随后的中相积分计数器的输出将大于0。当下降沿到来时，先检测同相计数器的输出
6、，当为0时，假如中相计数器的输出为0，那么表示还没开场检测，就没有超前滞后信息。假如中相计数器的输出不为0，那么表示本地估算的时钟恰好与待检测的时钟正交，处于超前和滞后分界处，在这里对其做超前处理。假如同相计数器的输出不为0，此时假如中相计数器的输出为0，那么表示恰好两时钟同步，故没有超前和滞后信息。假如中相计数器的输出为土20，即为整个码元的长度。那么表示中相计数经过始终为“1或者“0，出现连“1或者连“0状态，为防止误操纵，同样以为没有超前和滞后。假如此时中相计数器的输出不为0，也不为整个码元，那么将同相计数器的输出和中相计数器的输出的符号位进展异或者，即两者符号一样表示超前，符号不同表示
7、滞后。2双相高频时钟源与停扣控制电路双相高频时钟源是形成两路窄脉冲信号，两个窄脉冲信号恰好相差180度。停扣控制电路主要由添门和扣门组成，当来一个超前脉冲，加到扣门，扣除一个晶体脉冲，这样分频器的输出脉冲相位就滞后了1/20周期。当来一个滞后脉冲，加到添门，控制添门翻开，参加一个晶体脉冲到或者门。由于加到添门的晶振信号与加到扣门的晶振信号的相位相差180度，因此当从添门参加一个晶振脉冲到或者门时，相当于在扣门输出的晶振信号中间插入一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器的输出相位就提早了1/20周期。进而实现位同步。2.2状态同步模块状态同步模块主要包括逐位比拟检测模块、误码统
8、计与门限检测模块、并行输入与状态控制模块、状态并行比拟模块、连“1状态计数器模块。1误码统计与门限检测模块:在时钟的节拍下，对误码脉冲计数，同时对时钟脉冲进展计数。假设误码个数占时钟个数的30%以上，那么以为误码率很高，讲明系统两序列的状态不同步，此时门限检测器将输出低电平，需要进展同步搜索。假设误码个数占的比例较低，那么输出高电平，讲明此时系统已状态同步，不再进展同步搜索。2并行输入与状态控制模块:当控制端为“0时，该模块照原样将两组并行输入信号送到输出端，为“1时，将所有输出信号置“0。这时状态比拟器的所有输入信号都电位一样并输出高电平，以表示系统已同步，进入同步保护状态。3连“1状态计数
9、器模块:该模块的功能有两个：一是对状态比拟器输出的连“1状态进展计数，当计数器的计数目到达设置值时，计数器输出为“1，并控制“并行输入与状态控制电路，使各并行输出位置“0。这样，状态比拟器的各输入位都为“0，那么其输出为“1，表示状态已同步；假设状态不同步，那么连“1计数器的输出始终为“0。连“1计数器的另一功能是当其输出为“1时，才使误码计数器进展计数。假设在整个系统已同步后，出现了状态失步，那么通过误码统计与门限电路的输出状态控制连“1计数器。当连“1个数到达设定的个数时输出为“1，并送给并行输入与状态控制器，使其输出置为“0，以实现同步保护控制。3、完毕语本文设计的误码仪的优点是可以很方便的应用于基带传输信道的测试，可准确测量出基带传输信道的传输误码，且本钱较低。0