数字电子技术基础第五.pptx

《数字电子技术基础第五.pptx》由会员分享，可在线阅读，更多相关《数字电子技术基础第五.pptx（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、教学基本要求：掌握半导体存储器字、位、存储容量、地址等基本概念。掌握RAM、ROM的工作原理、容量扩展及典型应用。了解存储器的存储单元的组成及工作原理。第1页/共56页概 述半导体存贮器能存放大量二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。存储器的主要性能指标读取速度快存储时间短存储数据量大存储容量大第2页/共56页7.1 只读存储器7.1.1 ROM的 定义与基本结构7.1.2 两维译码7.1.3 可编程ROM7.1.4 集成电路ROM7.1.5 ROM的读操作与时序图7.1.6 ROM

2、的应用举例第3页/共56页存储器 RAM(Random-Access Memory)ROM(Read-Only Memory)RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供电才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态RAMDRAM(Dynamic RAM)：动态RAM7.1 只读存储器第4页/共56页几个基本概念：存储容量（M)：存储二值信息的总量。字数：字的总量。字长（

3、位数）：表示一个信息的多位二进制码称为一个字，字的位数称为字长。存储容量（M)字数位数地址：每个字的编号。字数=2n（n为存储器外部地址线的线数）M=256x4第5页/共56页 只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory)ROM的分类按写入情况划分 固定ROM可编程ROMPROMEPROME2PROM按存贮单元中器件划分 二极管ROM三极管ROMMOS管ROM7.1.1 ROM的 定义与基本结构第6页/共56页存储矩阵7.1.1 ROM的定义与基本结构数据输出控制信号输入输出控制电路 地址译码器地址输入地址译码器存储矩阵输出控制电路第7

4、页/共56页1）ROM结构示意图存储矩阵位线字线输出控制电路M=44地址译码器第8页/共56页字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时输出为高阻状态000101111101111010001101地 址A1A0D3D2D1D0内 容当OE=0时第9页/共56页字线存储矩阵位线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。7.1.2 两维译码该存储器的容量=?第10页/共56页 有一种可编程序的 ROM，在出厂时全部存储“1”，用户可根据需要将某些单元改写为“0”,但是，只能改写一次，称为 PROM。字线位线熔断丝

5、若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。二、可编程ROM（PROM）第11页/共56页三、可擦除可编程三、可擦除可编程ROM（EPROM）当浮栅上带有负电荷时，则衬底表面感应的是正电荷，这使得MOS管的开启电压变高，如果给控制栅加上同样的控制电压，MOS管仍处于截止状态。SIMOS管利用浮栅是否累积有负电荷来存储二值数据。存储单元采用N沟道叠栅管(SIMOS)。其结构如下：写入数据前，浮栅不带电荷，要想使其带负电荷，需在漏、栅级上加足够高的电压25V即可。若想擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。当浮栅上没有电荷时，给控制栅加上控制电压，MOS管导通

6、.第12页/共56页7.1.3 可编程ROM（256X1位EPROM）256个存储单元排成1616的矩阵行译码器从16行中选出要读的一行列译码器再从选中的一行存储单元中选出要读的一列的一个存储单元。如选中的存储单元的MOS管的浮栅注入了电荷，该管截止，读得1；相反读得0第13页/共56页与EPROM的区别是：浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A(埃)的薄绝缘层。四、隧道四、隧道MOSMOS管管 E E2 2PROMPROM可用电擦除信息，以字为单位，速度高，可重复擦写1万次。第14页/共56页与EPROM的区别是:1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SI

7、MOS(N沟道叠栅管)管的源极N+区和漏极N+区是对称的；2.浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。五、快闪存储器五、快闪存储器 Flash MemoryFlash Memory第15页/共56页7.1.4 集成电路ROMAT27C010，128K8位ROM 第16页/共56页 工作模式A16 A0VPPD7 D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出第17页/共56页7.1.5 ROM的读操作与时序图（2）加入有效的片选信号（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；

8、（4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；第18页/共56页（1）用于存储固定的专用程序（2）利用ROM可实现查表或码制变换等功能 查表功能 查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6 ROM的应用举例第19页/共56页CI3 I2 I1 I0二进制码O3O2O1O0格雷码CI

9、3 I2 I1 I0格雷码O3O2O1O0二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0

10、0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用ROM实现二进制码与格雷码相互转换的电路 第20页/共56页C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3 I2 I1

11、 I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0

12、01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0第21页/共56页用ROM实现二进制码与格雷码相互转换的电路 第22页/共56页7

13、.2 随机存取存储器（RAM）7.2.1 RAM的结构与工作原理*8.1.3 RAM举例7.2.2 RAM存储容量的扩展 RAM存储单元（SRAM、DRAM）RAM的基本结构 字长（位数）的扩展 字数的扩展8.1.0 概述（分类）第23页/共56页7.2.1 RAM7.2.1 RAM的结构与工作原理的结构与工作原理 存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。读/写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储器的过程称为“写入”操作。反之，从存储器中取出信息的过程称为“读出”操作。地址译码器的作用是对外部输入的地址码进行译码，以便唯一地选择存储矩阵中的一个

14、存储单元。1.RAM的基本结构图 8.1.4存储矩阵读/写控制电路 译码器数据输入/输出地址输入控制信号输入(CS、R/W)第24页/共56页 例如：容量为2561 的存储器（1 1）地址译码器）地址译码器8根列地址选择线32根行地址选择线32 8=256个存储单元译码方式单译码 双译码-n位地址构成 2n 条地址线。若n=10，则有1024条地址线-将地址分成两部分，分别由行译码器和列译码器共同译码 其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？第25页/共56页 若容量为2564 的存储器，有256个字，

15、8根地址线A7-A0，但其数据线有4根，每字4位。8根列地址选择线32根行地址选择线1024个存储单元 若给出地址A7-A0=000 11111，哪个单元的内容可读/写？第26页/共56页（2 2）存储矩阵存储矩阵 静态RAM存储单元（SRAM）-以六管静态存储单元为例基本RS触发器控制该单元与位线的通断控制位线与数据线的通断Xi=0，T5、T6截止，触发器与位线隔离。T1-T6构成一个存储单元。T3、T4为负载，T1、T2为基本RS触发器。来自行地址译码器的输出第27页/共56页（2 2）存储矩阵存储矩阵Xi=1，T5、T6导通，触发器与位线接通。Yj=1，T7、T8均导通，触发器的输出与数

16、据线接通，该单元数据可传送。来自列地址译码器的输出 静态RAM存储单元（SRAM）-以六管静态存储单元为例来自行地址译码器的输出第28页/共56页*动态RAM存储单元（存储单元（DRAM）-以三管和单管动态存储单元为例三管动态RAM存储单元电路如图:由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。下面分三个过程讨论：写入数据读出数据刷新数据存储数据的电容存储单元写入数据的控制门读出数据的控制门写入刷新控制电路第29页/共56页写入数据：写入数据：当Xi Yj 1时，T1、T3、T4、T5均导通，此时可以对存储单元

17、进行存取操作。若DI0，电容充电；若DI1，电容放电。当Xi Yj 0时，写入的数据由C保存。R/W=0,G1导通，G2截止输入数据DI经G3反相，被存入电容C中。&第30页/共56页读出数据：读出数据：当Xi Yj 1时，T1、T3、T4、T5均导通，此时可以对存储单元进行存取操作。读位线信号分两路，一路经T5 由DO 输出；另一路经G2、G3、T1对存储单元刷新。R/W=1,G2导通，G1截止，若C上充有电荷，T2导通，读位线输出数据0；反之，T2截止，输出数据1。&第31页/共56页刷新数据：刷新数据：若读位线为低电平，经过G3反相后为高电平，对电容C充电；&若读位线为高电平，经过G3反

18、相后为低电平，电容C放电；当 R/W=1,且Xi=1时，C上的数据经T2、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出。第32页/共56页 单管动态单管动态RAM存储单元电路如图：存储单元电路如图：当T导通时，电容CS上的信息被传送到位线上，或者位线上的数据写入CS中。读出时，由于CW的存在，且CWCS，使位线上得到的电压远小于CS上原来存储的电压，因此，需经读出放大器对输出信号进行放大；同时，由于CS上的电荷减少，必须每次读出后要及时对读出单元进行刷新第33页/共56页（3 3）片选信号与读）片选信号

19、与读/写控制电路写控制电路 当CS=0时，选中该单元.若R/W=1，三态门1、2关,3开，数据通过门3传到I/O口，进行读操作；当CS=1时，三态门均为高阻态，I/O口与RAM内部隔离。若R/W=0，门1、2开，门3关，数据将从I/O口通过门1、2，向T7、T8写入，进行写操作。第34页/共56页8.1.1 RAM8.1.1 RAM的结构与工作原理的结构与工作原理2.RAM的操作与定时自 学第35页/共56页8.1.2.RAM.RAM的扩展的扩展位扩展和字扩展、全扩展位扩展和字扩展、全扩展1.位扩展例例 试用试用1024110241位位的的RAMRAM扩展成扩展成1024810248的存储器。

20、的存储器。分析：分析：（1 1）需要需要1024110241的的RAMRAM多少片。多少片。寻址范围：寻址范围：00 0000 0000 11 1111 111100 0000 0000 11 1111 1111 (000H3FFH)(000H3FFH)第36页/共56页2.字扩展例例 试用试用25642564RAMRAM扩展成扩展成1024410244存储器。存储器。解：解：需用的需用的2564RAM2564RAM芯片数为：芯片数为：N N=总存储容量总存储容量/单片存储容量单片存储容量=4=4（片）（片）用2564RAM组成10244存储器 第37页/共56页 3、全扩展：字数加倍，位数也

21、加倍的扩展方式。例：将4K4的RAM扩展为16K8的存储系统。片选地址线数=1412=2数据线数=位线数=8第38页/共56页8个芯片构成4组，每组2片。数据线D0D7、片内地址线A0A11，片选地址线A12,A13需2/4线译码器来译码。第39页/共56页第40页/共56页7.2.3 7.2.3 RAM MCM6264RAM MCM6264 该芯片是摩托罗拉公司生产的静态RAM，28脚双列直插封装。第41页/共56页1024 4位RAM（2114）的结构框图4096个存储单元排列成6464列的矩阵地址译码器输入/输出控制电路参考资料：第42页/共56页第43页/共56页12345678918

22、1716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 2114 管脚图故其容量为：1024字4位（又称为1K 4）RAM2114共有10根地址线，4根数据线。第44页/共56页7.3 复杂可编程逻辑器件(CPLD)7.3.1 CPLD的结构7.3.2 CPLD编程简介第45页/共56页7.3 复杂可编程逻辑器件(CPLD)与PAL(可编程阵列逻辑器件)、GAL(可编程通用阵列逻辑器件)相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。CPLD

23、器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;第46页/共56页7.3.1 CPLD的结构更多成积项、更多宏单元、更多的输入信号。第47页/共56页通用的CPLD器件逻辑块的结构 内部可编程连线区 n 宏单元 1 宏单元 2 宏单元 3 可编程乘积项阵列 乘积项分配 宏单元 m 内部可编程连线区 m m I/O 块 Xilnx XG500:90个36变量的乘积项,宏单元36个Altera MAX7000:80个36变量的乘积项,宏单元16个第48页/共56页XG500系列乘积项分配和宏单元可编程数据分配器可编程数据选择器宏输出第49页/共56页可编程内部连线可编程内部连线的作用是实

24、现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。连线区的可编程连接一般由E2CMOS管实现。可编程连接原理图 内部连线 宏单元或I/O 连线 E2CMOS 管 T 当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。第50页/共56页I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。I/O单元 数据选择器提供OE号。OE=1,I/O引脚为输出第51页/共56页7.3.2 CPLD编程简介编程过程（Download或Configure）：将编程数据

25、写入这些单元的过程。用户在开发软件中输入设计及要求。检查、分析和优化。完成对电路的划分、布局和布线编程的实现：由可编程器件的开发软件自动生成的。生成编程数据文件写入CPLD第52页/共56页计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。编程条件（1）专用编程电缆；（2）微机；（2）CPLD编程软件。第53页/共56页将多个CPLD器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为菊花链连接。多个CPLD器件串行编程第54页/共56页 作业：P283-2847.1.17.1.57.2.5第55页/共56页感谢您的观看！第56页/共56页