《数字电子技术时序逻辑电路结存器学习教案.pptx》由会员分享，可在线阅读，更多相关《数字电子技术时序逻辑电路结存器学习教案.pptx（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术时序逻辑电路数字电子技术时序逻辑电路(lu j din l)结存器结存器第一页，共19页。一、数码(shm)寄存器（一一）单单拍拍工工作作(gngzu)(gngzu)方方式式数数码码寄存器寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件(z jin)，具，具有接收和寄存二进制数码的逻辑功能。有接收和寄存二进制数码的逻辑功能。第1页/共19页第二页，共19页。（二）双拍工作（二）双拍工作(gngzu)(gngzu)方式数码寄存器方式数码寄存器1 1、异步清零、异步清零(qn ln)(qn ln)2 2、送数、送数3 3、CR=1CR=1、CPCP上升
2、上升(shngshng)(shngshng)沿以外的时间，寄存器保沿以外的时间，寄存器保持。持。第2页/共19页第三页，共19页。（三）四位（三）四位(s wi)(s wi)集成寄存器集成寄存器74Xl7574Xl7574X17574X175的功能表的功能表第3页/共19页第四页，共19页。二、移位二、移位(y wi)(y wi)寄存器寄存器 所谓所谓“移位移位(y wi)”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位在每个移位(y wi)脉冲（脉冲（CP）的作用下，向左或向右移）的作用下，向左或向右移动一位。根据移位动一位。根据移位(y wi)方向，常把它分成左移寄存
3、器、方向，常把它分成左移寄存器、右移寄存器右移寄存器 和和 双向移位双向移位(y wi)寄存器三种：寄存器三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第4页/共19页第五页，共19页。根据移位根据移位(y wi)数据的输入输出方数据的输入输出方式式,可分为四种电路可分为四种电路结构：结构：串入串出，串入串出，串入并出，串入并出，并入串出，并入串出，并入并入 并出。并出。FFFFFFFF串入串出串入串出入入出出FFFFFFFF串入并出串入并出入入出出FFFFFFFF并入串并入串出出出出FFFFFFFF并入并并入并出出出出第5页/共19页第六页，共1
4、9页。(一一)单向单向(dn xin)(dn xin)移移位寄存器位寄存器（a a）电路）电路(dinl)(dinl)串行数据串行数据(shj)(shj)输输入端入端串行数据输串行数据输出端出端并行数据输出并行数据输出端端1.4位右移寄存器位右移寄存器第6页/共19页第七页，共19页。D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、写出激励、写出激励(jl)方程：方程：3、写出状态方程：、写出状态方程：(b).(b).工作工作(gngzu)(gngzu)原理原理D2=Qn1D0 D2 D1 D3 第7页/共19页
5、第八页，共19页。1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第8页/共19页第九页，共19页。DSI=11010000,从高位从高位(o wi)开始输入开始输入 经过经过(jnggu)4个个CP脉冲作用后，从脉冲作用后，从DS 端串行输入的数端串行输入的数码就可以从码就可以从Q0 Q1 Q2 Q3并行输出。并行输出。串入串入 并出并出 经过经过7个个CP脉冲作用后，从脉冲作用后，从DSI 端串行
6、输入的数码就可以端串行输入的数码就可以(ky)从从DO 端串行输出。端串行输出。串入串入 串出串出第9页/共19页第十页，共19页。三、四位三、四位(s wi)(s wi)双向集成移位寄存器双向集成移位寄存器74X19474X194第10页/共19页第十一页，共19页。74X197的功能表的功能表第11页/共19页第十二页，共19页。1.用用74X194构成构成(guchng)环形计数环形计数器器环形环形(hun xn)计数器计数器的状态图的状态图四.74X194应用(yngyng)第12页/共19页第十三页，共19页。2.用用74X194构成构成(guchng)扭环扭环计数器计数器扭环计数器
7、的状态图扭环计数器的状态图第13页/共19页第十四页，共19页。3.移位寄存器构成移位寄存器构成(guchng)的序列信号发生器的序列信号发生器第14页/共19页第十五页，共19页。小小 结结 时时序序逻逻辑辑电电路路一一般般由由组组合合电电路路和和存存储储电电路路两两部部分分构构成成。它它们们在在任任一一时时刻刻的的输输出出不不仅仅是是当当前前输输入入信信号号(xnho)的的函函数数，而而且且还还与与电电路路原原来来的的状状态态有有关关。时时序序电电路路可可分分为为同同步步和和异异步步两两大大类类。逻逻辑辑方方程程组组、状状态态表表、状状态态图图和和时时序序图图从从不不同同方方面面表表达达了
8、了时时序序电电路路的的逻逻辑辑功功能能，是是分分析析和和设设计计时时序电路的主要依据和手段。序电路的主要依据和手段。第15页/共19页第十六页，共19页。时时序序电电路路的的分分析析，首首先先按按照照给给定定(i dn)电电路路列列出出各各逻逻辑辑方方程程组组、进进而而列列出出状状态态表表、画画出出状状态态图图和和时时序序图图，最最后后分分析得到电路的逻辑功能。析得到电路的逻辑功能。时时序序电电路路的的设设计计，首首先先根根据据逻逻辑辑功功能能的的需需求求，导导出出原原始始状状态态图图或或原原始始状状态态表表，有有必必要要时时需需进进行行状状态态化化简简，继继而而对对状状态态进进行行编编码码，
9、然然后后根根据据状状态态表表导导出出激激励励方方程程组组和和输输出出方方程程组组，最最后画出逻辑图完成设计任务。后画出逻辑图完成设计任务。小小 结结第16页/共19页第十七页，共19页。用用已已有有的的M进进制制集集成成计计数数器器可可以以构构成成任任意意进进制制计计数数器器，方方法有：异步清零法、同步清零法、异步置数法和同步置数法。法有：异步清零法、同步清零法、异步置数法和同步置数法。当当MN时时，用用一一片片(y pin)M进进制制计计数数器器即即可可；当当MN时时，需要多片需要多片M进制计数器级联构成。进制计数器级联构成。小小 结结 计计数数器器是是一一种种常常用用的的时时序序逻逻辑辑器
10、器件件，在在计计算算机机和和其其他他数数字字系系统统中中起起着着重重要要作作用用。计计数数器器可可以以统统计计(tngj)时时钟钟脉脉冲冲的的个个数数，也也可可以以用用于于分分频、定时、产生节拍脉冲。频、定时、产生节拍脉冲。第17页/共19页第十八页，共19页。寄寄存存器器用用于于存存放放数数据据和和指指令令。分分为为数数码码寄寄存存器器和和移移位位寄寄存存器器。数数码码寄寄存存器器只只能能并并行行送送入入、并并行行输输出出(shch)数数据据；移移位位寄寄存存器器分分为为左左移移、右右移移和和双双向向移移位位，数数据据可可以以并并入入并并出出、并并入入串串出出、串串入入串串出出和和串串入入并并出出等等。移移位位寄寄存存器器，不不仅仅可可以以将将串串行行数数码码转转换换为为并并行行数数码码，或或将将并并行行数数码码转转换换为为串串行行数数码码，还还可可以以构构成成移移位位寄寄存存器器型型计计数数器器和和顺顺序序脉冲发生器等电路。脉冲发生器等电路。小小 结结第18页/共19页第十九页，共19页。