《第5章8086微处理器part2.ppt》由会员分享，可在线阅读，更多相关《第5章8086微处理器part2.ppt（78页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、NUIST第第5 5章章 存储器技术存储器技术 主要内容主要内容存储器概述存储器概述存储器概述存储器概述 随机读写存储器随机读写存储器随机读写存储器随机读写存储器CPUCPU与存储器的连接与存储器的连接与存储器的连接与存储器的连接现代微机的存储体系现代微机的存储体系现代微机的存储体系现代微机的存储体系 存储器概述存储器概述存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存5.1.1 5.1.1 存储器的分类存储器的分类存储器外部存储器内部存储器软盘
2、硬盘磁带光盘闪存盘RAMROMSRAM(静态RAM)DRAM(动态RAM)掩模ROMPROMEPROME2PROMFlash PROMcache计算机主存固定程序，微程序控制存储器用户自编程序，用于工业控制机或电器中用户编写并可修改程序或者测试程序IC卡上存储信息固态磁盘，IC卡5.1.2 5.1.2 存储器性能指标存储器性能指标存储容量(1)存储单元数 位数表示。如“1K 4b”(2)字节数表示。如“128B”，常用单位KB，MB，GB，TB等存取时间启动一次存储器操作到完成该操作所需的时间。集成度一个存储芯片内能集成多少个基本存储电路。位/片功耗可靠性性价比5.1.3 5.1.3 存储器系
3、统结构存储器系统结构存储体(矩阵)地址锁存地址译码数据缓冲读写控制ABDBCB由基本存储单元组成，一个存储单元放一个二进制1010101010N1010101010101010M5.1.3 5.1.3 存储器系统结构存储器系统结构存储体矩阵地址锁存地址译码数据缓冲读写控制ABDBCB存储芯片若要存放MN位二进制信息，需要MN个基本存储单元。10101010101010101010101010101010读对CPU送来的n位地址信息进行译码，从而选中片内某一存储单元。控制对选中的存储单元进行读写操作地址译码器m条地址线存储器012m1I/O0I/O1I/On-12mN存储体结构101010101
4、01010101010101010101010单译码只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应单元适合小容量存储器地址译码器A0A7存储器01255I/O0I/O1I/O3数据缓冲I/O2控制电路CSWRRD000000011010101000双译码N位地址线分成两部分，送X和Y译码器进行译码，产生一组行选择线X和一组列选择线Y。某一单元的X线和Y线同时有效时，相应单元被选中。X译码A5A9X0X1X31I/O控制电路CSWRRD A0A4Y译码Y0Y313232存储矩阵1K 1数据缓冲一根X线选中同一行的所有单元，一根Y线选中同一列的所有单元。00000000031
5、31000000000大容量存储器中，通常采用双译码结构。主要内容主要内容存储器概述存储器概述存储器概述存储器概述 随机读写存储器随机读写存储器随机读写存储器随机读写存储器CPUCPU与存储器的连接与存储器的连接与存储器的连接与存储器的连接现代微机的存储体系现代微机的存储体系现代微机的存储体系现代微机的存储体系 随机读写存储器随机读写存储器静态RAM1 1动态RAM2 2根据基本存储单元的类型不同，RAM可分为利用多个晶体管组成的电路来保存一位二进制信息，只要不掉电，这个信息就可以稳定的保存。5.2.1 5.2.1 静态静态RAMRAM基本存储单元由两个增强型的NMOS反相器交叉耦合而成的触发
6、器，由6个MOS管构成。ABVccT1T2T3T4原理示意图控制管负载管该电路有两个相对稳定的状态：(1)T1管导通，A=0，T2管截止，B=1(2)T1管截止，A=1，T2管导通，B=0ABVccT1T2T3T4原理示意图T1管导通，A=0，T2管截止，B=110用两个相对稳定状态分别表示逻辑1和逻辑0逻辑0I/OA“1”B“0”VccT1T2T3T4六管基本存储电路T5T6X地址译码线Y地址译码线T7T8行选通管列选通管D0D0X译码输出线为高电平,I/O 若Y译码输出也是高电平 则T7、T8管也导通。D0、/D0与输入输出电路的I/O和/I/O线相通。T5、T6导通，A、B分别与D0，/
7、D0相连5.2.1 5.2.1 静态静态RAMRAM工作过程读操作：见上一页写操作：I/OABVccT1T2T3T4六管基本存储电路T5T6X地址译码线Y地址译码线T7T8D0D0I/O“1”“0”015.2.1 5.2.1 静态静态RAMRAM静态RAM 芯片2114 (1K 4 位)6116 (2K 8 位)6264 (8K 8位)62128(16K 8 位)62256(32K 8 位)存储单元个数每个单元数据位数10根地址线4根数据线D恢复时间CBA片选有效后读取时间下一周期地址有效后读取时间读周期读信号WE地址片选CS数据输出2114 读操作时序将欲读取存储单元的地址加载到存储器地址输
8、入端加入有效的片选信号在WE上加高电平，延时后，所选单元内容出现在I/O端片选信号无效，I/O呈高阻状态，本次读出结束写脉冲宽度数据有效时间恢复时间地址建立时间CBDA下一周期写周期写信号WE地址片选CS数据输入2114 写操作时序5.2.1 5.2.1 静态静态RAMRAM静态RAM 芯片2114 (1K 4 位)6116 (2K 8 位)6264 (8K 8位)62128(16K 8 位)62256(32K 8 位)存储单元个数每个单元数据位数13根地址线8根数据线随机读写存储器随机读写存储器静态RAM1 1动态RAM2 2根据基本存储单元的类型不同，RAM可分为利用单个晶体管来存放一位二
9、进制信息。5.2.5.2.2 2 动态动态RAMRAM单管动态RAM基本存储单元行选择线X位线读出再生放大器列选择线YT1T2C电容C上有电荷存储”1”电容C上无电荷存储”0”数据I/O线读操作存储“0”005.2.5.2.2 2 动态动态RAMRAM单管动态RAM基本存储单元行选择线X位线读出再生放大器列选择线YT1T2C电容C上有电荷存储”1”电容C上无电荷存储”0”数据I/O线读操作存储“0”写操作写入“1”1”1”5.2.5.2.2 2 动态动态RAMRAM动态RAM的结构行列地址线复用观看动态演示A5A9A0A4数据线Y0行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发
10、生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y31X0X31列时钟行地址锁存D地址多路开关RAM控制逻辑WCASRASA0A95.2.5.2.2 2 动态动态RAMRAM动态RAM的刷新行选择线X位线读出再生放大器列选择线YT1T2C数据I/O线DRAM存储单元是依靠电容充放电原理来保存信息的。电容上的电荷会随时间而泄露，以致信息丢失。因此必须及时向保存“1”的那些存储单元补充电荷。这一过程称为DRAM的刷新。即对存储器进行一次读取、放大和再写入。由读出放大器完成。5.2.5.2.2 2 动态动态RAMRAM动态RAM的刷新刷新请求CLK地址多路开关刷新定时刷新地址计数控制逻辑刷新周期
11、 刷新 地址地址总线刷新时高阻态DRAMCLK1按行进行，只要在刷新时限2ms中对DRAM系统进行逐行选中，就可实现全面刷新。RAS5.2.5.2.2 2 动态动态RAMRAM动态RAM 芯片2164 (64K 1 位)41256(256K 1 位)存储单元个数每个单元数据位数8根地址线1根数据输入/输出引脚2164 读操作时序2164 写操作时序2164 刷新操作时序练习练习某一RAM芯片内部采用两个64选1的地址译码器，并且有一个数据输入和一个输出端。试问该RAM芯片内部的容量及内部存储器的阵列格式。主要内容主要内容存储器概述存储器概述存储器概述存储器概述 随机读写存储器随机读写存储器随机
12、读写存储器随机读写存储器CPUCPU与存储器的连接与存储器的连接与存储器的连接与存储器的连接 现代微机的存储体系现代微机的存储体系现代微机的存储体系现代微机的存储体系 5.3 CPU5.3 CPU与存储器的连接与存储器的连接存储器芯片与CPU之间的连接，实质上就是与系统总线的连接，包括地址总线、数据总线和控制总线。SRAM的扩展1 1存储器的译码2 2预备知识预备知识芯片容量：每个存储芯片所能存储的二进制位数字长：存储单元存储器的容量：一个存储器的存储单元个数，多以字节为 单位表示芯片的地址单元数数据线位数一个存储单元所包含的二进制位数存储容量存储芯片的引出线RAM地址线An-1A0VccGN
13、D刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）地址线An-1A0地址线的根数n决定了 芯片可寻址的范围Intel 2114（10条地址线），寻址范围？动态存储器Intel2164（8条地址线）但有CAS，RAS，行列复用，寻址范围？Intel 6264（13条地址线），寻址范围？SRAM：寻址范围=2nDRAM：寻址范围=22nRAM地址线An-1A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）数据线Dx（1，4，8位）数据线Dx1条：RAM芯片的数据线一般为1条，这样的芯片称为位片。构成存储器时作为数据总线中的任意一位8条：芯片的引出线已指定相应数据位
14、的名称（D0D7）4条：可为数据总线的高四位或低四位存储芯片的引出线RAM地址线An-1A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）读写控制片选存储芯片的引出线练习练习下列SRAM各需要多少个地址输入端？5124位、1K8位、1K4位、2K4位、4K12位、16K1位、64K1位、2561位已知芯片的容量N，反求地址线的根数P：P=log2N存储容量寻址范围N 地址输入端P 数据线位数 512451294位1K81024108位1K41024104位2K12048111位一般构成微型计算机系统的存储器均以字节为基本单元编址。1）对于数据线不满8位的存储芯片怎么使用
15、？2）若存储器字节容量大于已有芯片的容量，怎么处理？思考：5.3.1 5.3.1 存储器扩展存储器扩展位扩展存储器芯片的字数（容量）满足存储器系统的要求，例如8片2K1位的芯片组成容量为2KB的存储器。D0D0。D7D71 12 23 34 45 56 67 78 8A0A0。A10A10R/WR/WCSCSA0A0。A10A10CSCSR/WR/W但其每个字的位数（字长）小于存储器系统的要求。5.3.1 5.3.1 存储器扩展存储器扩展位扩展1K4位芯片存储芯片组成1K8的存储器。D0D0。D7D71 1A0A0。A9A9CSCSR/WR/W2 2A0A0。A9A9R/WR/WCSCS1K4
16、1K4每个存储芯片的地址线和控制线（包括片选信号线、读写信号线等）并联在一起，以保证对每个芯片及内部存储单元的同时选中。数据线分别连至数据总线的不同位上，以保证通过数据总线一次可访问到指定位数数据。例5.1 用1K4的Intel2114芯片构成lK8的存储器系统。字扩展/地址扩充存储器芯片的位数（字长）符合存储器系统的要求，但其字数（容量）不够。此时采用地址串联的方法 译码电路A0A0A13A1316K816K8CECEA0A0A13A1316K816K8CECEA0A0A13A1316K816K8CECEA0A0A13A1316K816K8CECEA14A14A15A15A0A0A13A13
17、D0D0D7D7WRWRRDRDY0Y0Y1Y1Y2Y2Y3Y3CPUCPU例：用16K8位芯片构成64KB的存储器地址线片内地址线片选地址线2716271627162716 例5.2 用2K8的Intel 2716芯片构成8K8b的存储器系统字位同时扩展当存储器芯片的单元数和I/O位数均不符合存储器系统的要求，就需要用多片这样的芯片同时进行字扩展和位扩展。例：用2564位芯片构成1KB的存储器A0A0A7A7CECE2 2I/OI/OA0A0A7A725642564CECE1 1I/OI/OA0A0A7A7CECE2 2I/OI/OA0A0A7A725642564CECE1 1I/OI/OA
18、0A0A7A7CECE2 2I/OI/OA0A0A7A725642564CECE1 1I/OI/OA0A0A7A7CECE2 2I/OI/OA0A0A7A725642564CECE1 1I/OI/OD0D7A0A7译码电路A8A9Y0Y0Y1Y1Y2Y2Y3Y3字位同时扩展当存储器芯片的单元数和I/O位数均不符合存储器系统的要求，就需要用多片这样的芯片同时进行字扩展和位扩展。1）首先要弄清楚RAM总容量与单片容量之间的关系;2）按字节容量（8位）组成芯片组；3）根据存储器的总容量计算出芯片组的数目；位扩展字扩展练习练习现有SRAM芯片若干，芯片的容量为5124，与组成16K8的静态存储器，试问
19、：需要多少芯片组？需要多少芯片？字位同时扩展4）确定存储器结构 关键是地址线的确定地址线片内地址线片选地址线对片内存储单元进行寻址选择芯片组练习练习现有SRAM芯片若干，芯片的容量为5124，与组成16K8的静态存储器，试问：用于片内地址选择需要用多少根地址线？片选地址线数目？A12A13控制端控制端2-4译译码器码器4#4#3#2#1#32#2#1#3-83-8译码器译码器.A9A10A1111100100输出去芯片组片选端输出去芯片组片选端读读/写控制线写控制线数据线数据线D0D7地址线地址线A0D8控制控制试分析各芯片组的寻址范围？讨论讨论一个芯片组的容量：n1M，每组所需芯片数：M/m
20、1 所需芯片组数为:N/n1 所需芯片总数为:（N/n1）（n1M）已知单片容量为n1m1(n1为单片寻址范围，m1为数据线位数)，要求存储器总量为NM（N为寻址范围，M为数据线长)。片内地址线数目:p1=log2n1，与系统总线中的A0Ap1-1相连存储器总的地址线数目：p2=log2N 用于片选信号的地址线数：p=p2-p1将p译码后分别接至各芯片组的片选端，即完成了存储器容量的计算与连接已知单片容量为n1m1(n1为单片寻址范围，m1为数据线位数)，要求存储器总量为NM（N为寻址范围，M为数据线长)。第1组第2组 例5.3 用1K4的Intel 2114芯片构成2K8b的存储器系统A10
21、M/IO第1组2114-12114-2第2组2114-32114-4问题：以上各例子中，地址总线并没有全部参与译码，剩余的高位地址线该如何处理？5.3 CPU5.3 CPU与存储器的连接与存储器的连接存储器芯片与CPU之间的连接，实质上就是与系统总线的连接，包括地址总线、数据总线和控制总线。SRAM的扩展1 1存储器的译码2 25.3.2 5.3.2 存储器译码存储器译码存储器与地址总线的连接，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元线选法全译码法部分译码法5.3.2 5.3.2 存储器译码存储器译码线选法线选法是指高位地址线
22、不经过译码，直接作为存储芯片的片选信号。例 假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。A0A9（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCSA10A11A12A13每根高位地址线接一块芯片，用低位地址线实现片内寻址。结构简单，但地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。040007FF08000BFF100013FF200023FF任何时刻不允许出现A10A13中两位以上同时为1的情况地址重叠v一个存储单元具有多个存储地址的现象；v例如：上例中1
23、号芯片在一个段内(64K)有4组地址可用0400H07FFH，4400H47FFH，8400H87FFH，C400HC7FHHv原因：有些高位地址线没有用、可任意；v使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”；v选取的原则：高位地址全为0的地址。5.3.2 5.3.2 存储器译码存储器译码全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。例 设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。00001FFF20002FFFE000FFFF当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出
24、连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。特点采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。5.3.2 5.3.2 存储器译码存储器译码部分译码法将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。例 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。Y1Y0Y2Y3A14A132-4译码器
25、译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）（不参加译码）A0A1200001FFF10003FFF40005FFF60007FFF=0=180009FFFA000BFFFC000DFFFE000FFFF 例5-4 请将SRAM 6264芯片（8K8）与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH。假设用74LS138译码器构成译码电路地 址 码地址范围A19A18A17 A16 A15 A14 A13A12 A0001 1 1 0 0 0 01 138000H39FFFH011 1 1 0 00 01 178000
26、H79FFFH808880868086 CPUCPU 与与 SRAMSRAM 的连接的连接用2142 SRAM构成一个2KB的存储器系统。2142 SRAM是1K4位，必须用4片2142连接成2KB的存储器。图中给出了存储器位扩展的方法。8086的数据总线宽度为16A0BHEA10A1高8位数据总线允许信号，用于指示高8位数据有效用于指示低8位数据有效习题习题 5-65-6 设有一个具有14位地址和8位字长的存储器，问：（1）该存储器能存储多少字节的信息？（2）如果存储器由1K1b静态RAM芯片组成，需多少芯片？（3）需要多少位地址作芯片选择？（4）改用4K4b的芯片，试画出与总线连接框图。习
27、题习题 5-75-7 用下列芯片构成存储系统，需要多少RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码。(1)5124 b RAM构成16KB的存储系统；(2)10241 b RAM构成128KB的存储系统；(3)2K4 b RAM构成64KB的存储系统；(4)64K1位RAM构成256KB的存储系统。习题习题 5-85-8 现有一种存储芯片容量为5124位，若要它组成4KB的存储容量，需要多少这样的存储芯片?每块芯片需要多少寻址线(片内寻址)？而4KB存储系统需要多少寻址线？习题习题 5-95-9有一个2716（2K）EPROM芯片的译码电路，如下图所示，请计算该芯片的地址范围 习题习题 5-105-10试画出容量为2K8的RAM连接图（CPU用8088，RAM用2114，RAM地址区为0800H0FFFH）。主要内容主要内容存储器概述存储器概述存储器概述存储器概述 随机读写存储器随机读写存储器随机读写存储器随机读写存储器CPUCPU与存储器的连接与存储器的连接与存储器的连接与存储器的连接现代微机的存储体系现代微机的存储体系现代微机的存储体系现代微机的存储体系