《第2章_8088-8086微处理器.ppt》由会员分享，可在线阅读，更多相关《第2章_8088-8086微处理器.ppt（42页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、NUIST第第2 2章章 8088/80868088/8086微处理器微处理器主要内容主要内容v2.1 8088/8086微处理器特点v2.2 8088/8086微处理器结构 v2.3 8088/8086微处理器工作模式和引脚v2.4 8088/8086的总线时序v2.5 微型计算机系统组成v2.6 高性能微机技术简介NUIST2.1 8088/8086 CPU2.1 8088/8086 CPU的特点v采用并行流水线工作方式v20位地址，寻址1M空间，对内存空间实行分段管理：每段容量不超过每段容量不超过64KB64KB用段地址和段内偏移实现对用段地址和段内偏移实现对1MB1MB空间的寻址空间的
2、寻址设置地址段寄存器指示段的首地址设置地址段寄存器指示段的首地址v支持多处理器系统；v片内没有浮点运算部件，浮点运算由数学协处理器8087支持（也可用软件模拟）注：80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部（书上有（书上有7 7点点-这都是对当时而言）这都是对当时而言）NUIST2.1 8088/80862.1 8088/8086微处理器特点微处理器特点比较特点比较特点(差别差别):):指令预取队列：8088为4字节，8086为6字节数据总线引脚：8088有8根，8086有16根v8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送v本
3、课程主要介绍8088（IBM PC采用）NUIST2.2 8088/8086微处理器结构2.2.1 功能结构功能结构接口单元和执行单元接口单元和执行单元2.2.2 8088CPU的内部寄存器结构的内部寄存器结构2.2.3 存储器寻址存储器寻址NUIST2.2.1 功能结构功能结构接口单元和执行单元接口单元和执行单元80868088:8位数据线位数据线4个单元指令流队列个单元指令流队列从功能上讲，可分为两个独立的部分，并行重叠操作NUIST总线接口部件（BIU）包括 一组段寄存器，指令指针，6字节指令队列。（8088是4字节），20位总线地址形成部件及总线控制逻辑。主要任务：完成CPU与主存或I
4、/O端口之间的信息传送功能：b.从主存或I/O端口取操作数或存放运算结果c.计算并形成访问主存的20位物理地址 a.从主存取指令送到指令队列中排队NUIST总线接口部件组成u4个个16位段地址寄存器位段地址寄存器 代码段寄存器（代码段寄存器（Code segment），取得），取得CPU所执行的指令。所执行的指令。数据段寄存器（Data segment），存放程序所使用的数据。堆栈段寄存器（Stack segment），堆栈操作的执行地址在此段中u16位指令指针寄存器（Instruction Pointer）u6/4字节指令队列缓冲器u20位地址加法器u总线控制器NUIST指令队列缓冲器先进先
5、出的原则，按顺序存放，并按顺序取到EU中去执行当指令队列缓冲器中存满1条指令，EU开始执行。指令队列缓冲器中只要空出1个（8086为2个）指令字节 时，BIU便自动执行取指操作，直到填满为止。EU执行指令时，如需对M或I/O设计存取数据时，BIU将在 执行完现行取的存储器周期后的下一个存储器周期，对内 存单元或I/O设备进行存取操作，交换的数据经BIU由EU进 行处理。当EU执行完转移、调用和返回指令时，要清除指令队列缓 冲器，并要求BIU从新的地址重新执行。总线接口部件组成NUIST执行部件EU由一个16位算术逻辑运算部件ALU、EU 控制器、一组通用寄存器和标志寄存器构成。a.从指令队列中
6、取出指令代码，由EU控制器进行译码后产生对应的控制信号到各部件完成指令规定的操作。b.对操作数进行算术和逻辑运算，将运算结果的特征状态存放在标志寄存器中。c.当需要与主存或I/O端口传送数据时，EU向BIU发出命令，并为BIU提供16位有效地址及传送的数据。EU功能为：NUISTu16位算术逻辑单元（ALU）算术、逻辑运算，计算16位偏移量u16位标志寄存器 CPU的运算状态特征或存放控制标志u数据暂存寄存器 协助ALU完成运算u通用寄存器组 4个16位数据寄存器，4个16位指针与变址寄存器uEU控制电路 控制、定时与状态逻辑电路执行单元组成NUIST串行工作方式：取指令取指令1执行执行1取操
7、取操作数作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果存结果1取指令取指令2v8088以前的CPU采用串行工作方式：1）CPU执行指令时总线处于空闲状态2）CPU访问存储器(存取数据或指令)时要等待总线操作的完成缺点：CPU无法全速运行解决：总线空闲时预取指令，使CPU需要指令时能立刻得到NUIST并行工作方式：v8088CPU采用并行工作方式取指令2 取操作数BIU存结果取指令3 取操作数 取指令4执行1执行2执行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌NUIST80888088的流水线操作的流水线操作v8088 CPU包括两大部分：BIU和EUBIU不断地从存储器取指令送入IPQIPQ，EU
8、不断地从IPQIPQ取出指令执行BIU和EU构成了一个简单的2工位流水线指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带）v新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令例如，PIII为14个阶段，P4为20个阶段(超级流水线)NUIST结论v指令预取队列的存在使BIU和EU两个部分可同时进行工作，从而提高了CPU的效率；降低了对存储器存取速度的要求NUIST2.2.2 80888086CPU的内部寄存结构的内部寄存结构重点讲控制寄存器重点讲控制寄存器NUIST控制寄存器vIP：指令指针寄存器，其内容为下一条要 执行的指令的偏移地址vFLAGS：标志寄存器状
9、态标志：存放运算结果的特征控制标志：控制某些特殊操作 6个状态标志位(CF，SF，AF，PF，OF，ZF)3个控制标志位(IF，TF，DF)NUISTCFCF进位标志进位标志，记录运算时从高位有效位产生的进位或借位记录运算时从高位有效位产生的进位或借位PFPF奇偶标志奇偶标志，操作结果中有偶数个，操作结果中有偶数个1时，时，PF=1，否则否则PF=0AFAF辅助进位标志辅助进位标志，记录运算时第，记录运算时第3位和第位和第4位之间的进位或借位。位之间的进位或借位。ZFZF零零标志标志，运算结果为，运算结果为0时，时，ZF=1，否则否则ZF=0SFSF符号标志符号标志，运算结果为负，运算结果为负
10、，SF=1，否则否则SF=0OFOF溢出标志溢出标志，运算结果超出机器能够表示的范围，运算结果超出机器能够表示的范围OF=1，否则，否则，OF=0。TFTF陷阱标志陷阱标志，TF=1，执行指令时产生单步中断。执行指令时产生单步中断。IFIF中断标志中断标志，IF=1，则，则CPU允许可屏蔽中断，否则禁止。允许可屏蔽中断，否则禁止。DFDF方向标志方向标志，串处理时控制，串处理时控制SI和和DI递增或递减，递增或递减，DF=1，寄存器自寄存器自动递减，动递减，DF=0，则寄存器自动递增。则寄存器自动递增。NUIST2.2.3 8088/8086存储器寻址v物理地址80888088：20根地址线，
11、可寻址220(1MB)个存储单元CPU送到AB上的20位的地址称为物理地物理地址址 NUIST物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存储器的操作完全基于存储器的操作完全基于物理地址。物理地址。问题：问题：80888088的内部总线和内部的内部总线和内部寄存器均为寄存器均为1616位，如何位，如何生成生成2020位地址？位地址？解决：存储器分段解决：存储器分段NUIST存储器分段存储器分段高地址低地址段基址段基址段基址段基址最大最大64KB段i-1段i段i+1NUIST逻辑地址v段基地址和段内偏移组成了逻辑地址 段地址段地
12、址 偏移地址偏移地址(偏移量偏移量)格式为：段地址:偏移地址 物理地址=段基地址16+偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 NUISTvBIU中的地址加法器用来实现逻辑地址到物理地址的变换v8088 可同时访问4个段，4个段寄存器指示了每个段的基地址段基址段内偏移（16位）物理地址+16位20位0000NUIST例：v已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作数，其偏移地址=0204H，1)画出各段在内存中的分布 2)指出各段首地址 3)该操作数的物理地址=？10550H250
13、A0H2EF00H8FF00HCSSS CSDSES解：解：各段分布及段首址见右图所示。各段分布及段首址见右图所示。操作数的物理地址为：操作数的物理地址为：250AH10H+0204H=252A4HNUIST2.3 2.3 8088/80868088/8086微处理器工作模式和引脚微处理器工作模式和引脚NUIST2.3 2.3 8088/80868088/8086微处理器工作模式和引脚微处理器工作模式和引脚最小模式（最大模式）最小模式（最大模式）NUIST引脚定义的方法可大致分为：v每个引脚只传送一种信息（RD等）；v引脚电平的高低不同的信号（IO/M等）；vCPU工作于不同方式有不同的名称和
14、定义（WR/LOCK 等）；v分时复用引脚（AD7 AD0 等）；v引脚的输入和输出分别传送不同的信息（RQ/GT等）。NUIST主要引线（最小模式下）8088是工作在最小还是最大模式由MN/MX端状态决定：MN/MX=0时工作于最大模式，反之工作于最小模式。数据信号线(DB)与地址信号线(AB)：vAD7AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。vA19A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。vA15A8：三态，输出。输出8位地址信号。NUIST主要的控制和状态信号vWR：三态，输出。写命令信号；v
15、RD：三态，输出。读命令信号；vIO/M：三态，输出。指出当前访问的是存储器还是I/O接口。高：I/O接口，低：内存vDEN：三态，输出。低电平时，表示DB上的数据有效；vRESET：输入，为高时，CPU执行复位；vALE：三态，输出。高：AB地址有效；vDT/R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入NUIST例：v 当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作。NUISTREADYREADY信号(输入)：用于协调用于协调CPU与存储器、与存储器、I/O接口之间的速度差异接口之间的速度差异READY信号由存储器或信号由存储器或I/O接口发出。接口
16、发出。READY=0时，时，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW个数取决于个数取决于READY何时变为高电平。何时变为高电平。NUIST中断请求和响应信号vINTR：输入，可屏蔽中断请求输入端。高：有INTR中断请求vNMI：输入，非屏蔽中断请求输入端。低高，有NMI中断请求vINTA：输出，对INTR信号的响应。NUIST总线保持信号总线保持信号vHOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。vHLDA：输出，对HOLD信号的响应。为高 电平时，表示CPU已放弃总线控制 权，所有三态信号线均变为高阻状 态。NU
17、IST2.4 2.4 8088/80868088/8086的总线时序的总线时序v最小模式仅支持单处理器v主要需解决：地址与数据的分离地址锁存v电路实现方案用3片8位的锁存器8282实现地址锁存。ALE为锁存控制信号，OE0使锁存的地址直接输出；用1片双向三态门8286用作数据总线驱动和隔离，DT/R作为方向控制，DEN作为开门信号；其他控制信号由8088直接产生。NUIST最小模式下的连接示意图最小模式下的连接示意图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发器收发器ALE时钟发时钟发生生 器器3片8282DT/RDEN8286NUIST最大模式v
18、最大模式可支持多处理器v大多数控制信号是由总线控制器8288对S0、S1、S2三个信号译码得到，如DT/R、ALE、DEN、IOR、IOW、MEMR、MEMW信号。DB和AB的构成基本同最小模式。vPC/XT机的总线采用了最大模式，但有三点区别：地址总线驱动用2个74LS37374LS373和1个74LS24474LS244代替3个8282；数据总线驱动用74LS24574LS245代替8286；支持DMA传送。NUIST最大模式下的连接示意图最大模式下的连接示意图8088CPU数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器总总 线线控制器控制器控
19、制总线控制总线828282868288S0S1S2NUIST常用接口芯片介绍常用接口芯片介绍v8282/74LS373 具有三态正相输出的锁存器内部包含8个D触发器引脚：DI0DI7 输入DO0DO7 输出STB 锁存信号OE 输出允许功能：OE=0 条件下：STB=1 传输数据STB下降沿 锁存数据v功能类似的还有8283但为反相输出NUIST总线驱动器总线驱动器v8286/74LS245 双向三态驱动器引脚：A0A7和B0B7 双向数据线OE 输出允许T 方向控制功能：OE=0时，门导通；门导通时:T=0，BA；T=1，ABv功能类似的还有8287但为反相输出NUIST总线驱动器（续）总线
20、驱动器（续）v74LS244 三态门驱动器（含8个门）引脚：I I1 1I I8 8和和O O1 1O O8 8 输入线和输出线输入线和输出线E1，E2 使能信号，各控制4个三态门功能：E1=0，E2=0，门导通，否则输出为高阻态NUIST总线时序v时序的概念：CPU各引脚信号在时间上的关系。v时钟周期：由时钟发生器产生。是计算机内部最小的时间单位，用Ti表示。v总线周期：CPU完成一次访问内存(或接口)操作所需要的时间。一个总线周期至少包括4个时钟周期（称为一个基本的总线操作周期）。（5种基本的总线操作：存储器读、存储器写、输入、输出、中断响应；另外还有复位周期和总线请求与响应周期）v指令周期：CPU执行1条指令所需要的时间。NUIST本章到此结束本章到此结束!结结 束束放映放映返回本章首页返回本章首页NUIST