《FPGA／CPLD设计流程.ppt》由会员分享，可在线阅读，更多相关《FPGA／CPLD设计流程.ppt（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章章 FPGACPLD设计流程设计流程EDA技术讲义技术讲义原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载 2、JTAG方式下载方式下载 3、针对、针对SRAM结构的配置结构的配置4、OTP器件编程器件编程 功能仿真功能仿真应用应用FPGA/CPLD的的EDA开发流程开发流程:3.1 FPGACPLD设计流程设计流程EDA技术讲义技术讲义 方案论证与系统级构建独立于硬件的系统行为评估和设计。系
2、统仿真：包括系统级的硬件设计与仿真，软件设计与仿真现代电子系统设计流程将硬件系统设计文件转换成可综合（RTL）硬件描述语言（HDL）。进行功能仿真将硬件描述语言转换成标准网表文件，如EDIF、VHDL、Verilog等通过结构综合或适配（芯片内的布线布局），将标准网表文件转换成芯片下载文件。进行时序仿真硬件系统实现。硬件系统测试与调试HARDWEAR DEBUGERRING软件设计与调试。SOFTWEAR DEBUGERRING系统设计完成传统电子系统设计流程根据方案和系统指标选购硬件，并设计电路板，即硬件系统实际自顶向下的设计流程自底向上的设计流程方案论证，与算法确定软件设计与调试。SOFT
3、WEAR DEBUGERRING硬件系统测试与调试系统设计完成，或系统中的某一模块实际完成EDAEDA设计流程与传统技术设计流程比较设计流程与传统技术设计流程比较EDA技术讲义技术讲义uFPGAFPGA芯片叫板微处理器芯片叫板微处理器-如果没有微处理器如果没有微处理器,电脑会怎样电脑会怎样?答案令人惊讶答案令人惊讶-它的处理速度比常规电脑更快它的处理速度比常规电脑更快,而且快出很多倍而且快出很多倍!20032003年年7 7月月 Forbes Forbes 福布斯福布斯 报道报道uFPGAFPGA芯片武装超级电脑芯片武装超级电脑 尽尽管管FPGAFPGA芯芯片片的的主主频频要要低低于于奔奔腾腾
4、处处理理器器,但但是是由由于于FPGAFPGA芯芯片片可可并并行行处处理理多多项项任任务务,因因此此处处理理速速度度要要比比奔奔腾腾处处理理器器或数字信号处理器快得多或数字信号处理器快得多!EDA技术讲义技术讲义 FPGAFPGA芯片叫板微处理器芯片叫板微处理器 美国赢通系统公司（Wincom Systems）推出一款令人惊叹的服务器。这款专为网站运行而设计的服务器尺寸仅有DVD播放机大小，工作能力却相当于,甚至超过50台戴尔、IBM或SUN公司售价5000美元的服务器。赢通公司的这款服务器并并未未采采用用目目前前电脑中不可或缺的微处理器。电脑中不可或缺的微处理器。传统的个人电脑及服务器通常采
5、用英特尔的奔腾处理器或SUN计算机系统公司的SPARC芯片作为中央处理单元。而赢通的这一产品却没有采用微处理器，而是由FPGA芯片驱动。FPGA芯片的运行速度比奔腾处理器慢，但可并行处理多项任务，而微处理器一次仅能处理一项任务。因此，赢通公司的服务器只需配置几个价格仅为2000多美元的FPGA芯片，便可击败SUN计算机系统公司的服务器或采用英特尔处理器的电脑，“我们的服务器处理速度要比普通服务器快50到300倍”。EDA技术讲义技术讲义 FPGAFPGA芯片叫板微处理器芯片叫板微处理器 FPGA芯片在一定程度上正在蚕食微处理器的市场。FPGA芯片也开始用于消费类的电子设备中，包括手机和数码相机
6、。飞利浦、诺基亚、Palm及索尼均在其消费类的电子产品中采用了FPGA芯片。XILINX的首席执行官W.Roelandts亲眼目睹了FPGA如何改变电脑构架。50多年前，匈牙利数学家纽曼（John von Neumann）提出了电脑的设计构想-通过中央处理器从存储器中存取数据，并逐一处理各项任务。现在，通过采用可编程芯片FPGA取代微处理器，电脑可并行处理多项任务。W.Roelandts说，“由纽曼提出的电脑架构已经走到尽头”，“可编程芯片将掀起下一轮应用高潮。EDA技术讲义技术讲义 FPGAFPGA芯片叫板微处理器芯片叫板微处理器 尽管FPGA芯片的时钟频率要低于奔腾处理器，但是由于FPGA
7、芯片可并行处理各种不同的运算，所以可完成许多复杂的任务。例如网页显示，全球天气建摸及基因组合核对等，而且处理速度比奔腾处理器或数字信号处理器快得多。在通用计算方面，FPGA仍然不敌Intel的处理器。对于那些只需要进行重复单任务操作的机器而言，使用FPGA芯片显然是大材小用。位于内华达州的TimeLogic公司也间接受益于FPGA。戴尔和SUN公司生产的某些标准服务器采用了ALTERA公司的FPGA芯片。TimeLogic公司对这些标准服务器加以改进之后，生产了一种用于基因研究的高速处理设备。“我们的设备比原来的产品至少快1000倍”，TimeLogic公司总监Christopher Hoov
8、er说。该公司的这一设备售价25万美元。EDA技术讲义技术讲义 FPGAFPGA芯片叫板微处理器芯片叫板微处理器 马里兰州的Annapolis Micro Systems公司在其电脑芯片电路板中也集成了XILINX的FPGA芯片，以提高产品性能。又如加州的BlueArc公司用ALTERA的FPGA开发出一种存储器产品，其速度比Network Appliance和EMC公司的竞争产品更快。华盛顿州Bellevue市的MidStream Technologies公司采用XILINX的FPGA，为有限电视运营商开发视频流服务器。这款服务器高仅3.5英尺，采用了2片FPGA芯片，可同时提供425路视频
9、流信号，比基于通用微处理器的服务器速度更快。如果您正在福布斯的网站上阅读这篇文章，那么你已经接触到了FPGA。因为F正是采用赢通公司的FPGA服务器进行网页显示的。EDA技术讲义技术讲义 FPGA芯片武装的超级电脑芯片武装的超级电脑 超级电脑是科技世界中的极品：售价奇高，速度飞快，集成了数以千计的微处理器。但这种超级电脑也浪费了非常多的芯片资源，每个处理器只能进行单任务操作，大部分功能难以充分发挥。现在有了另一种更为简洁的设计：设计工程师开始采用FPGA芯片来武装超级电脑，取代了原先大量的英特尔奔腾处理器。经过编程，FPGA芯片可并行处理多项任务，从而使所有电路都能随时发挥作用。FPGA芯片还
10、可以反复编程，而且几乎可瞬时完成。在某一时刻它可以为美国国防部预报全球天气状况，下一时刻又可根据高盛公司（Goldman Sachs）做的主要利率对冲情况来评估债券市场的风险。下一代超级电脑将基于可编程逻辑器件，这种机器的功能将比目前最大的超级电脑还要强大许多。其中的秘诀在于，设计者可以把自己的想法编成程序代码，然后让FPGA芯片去实现。犹他州的Star Bridge Systems公司声称已经解决了这一问题。该公司使用FPGA和自己的Viva编程语言开发出了“超级电脑（hypercomputer）：“运行速度无与伦比”。对该超级电脑进行测试的美国国家航空航天局（NASA）科学家表示，这一产品
11、的性能令人过目难忘。美国加州大学伯克利分校（University of California,Berkeley）和杨百翰大学（Brigham Young University）的研究员也正在设计基于FPGA的电脑，这些电脑可在运行中实现动态重配置。这对定位危险目标等军事应用和面容识别一类的计算密集型安全应用十分有用。EDA技术讲义技术讲义1.超大规模可编程逻辑器件超大规模可编程逻辑器件2.半定制或全定制半定制或全定制ASIC3.混合混合ASIC3.2 EDA技术实现目标技术实现目标EDA技术讲义技术讲义3.3 硬件描述语言硬件描述语言VHDL 硬件描述语言是硬件描述语言是EDA技术的重要组成部
12、分，技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语言。是作为电子设计主流硬件的描述语言。VHDL语言具有很强的电路描述和建模能力，能从多语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。件设计任务，提高了设计效率和可靠性。用用VHDL进行电子系统设计的一个很大的优点是设计进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。能的与工艺有关的因
13、素花费过多的时间和精力。EDA技术讲义技术讲义3.4 VHDL综合综合 设计过程中的每一步都可称为一个综合环节。设计过程中的每一步都可称为一个综合环节。(1)(1)从自然语言转换到从自然语言转换到VHDLVHDL语言算法表示，即自然语言综合；语言算法表示，即自然语言综合；(2)(2)从从算算法法表表示示转转换换到到寄寄存存器器传传输输级级(Register(Register Transport Transport LevelLevel，RTL)RTL)，即从行为域到结构域的综合，即行为综合；，即从行为域到结构域的综合，即行为综合；(3)(3)RTLRTL级级表表示示转转换换到到逻逻辑辑门门(包
14、包括括触触发发器器)的的表表示示，即即逻逻辑辑综合；综合；EDA技术讲义技术讲义3.4 VHDL综合综合 设计过程中的每一步都可称为一个综合环节。设计过程中的每一步都可称为一个综合环节。(4)(4)从从逻逻辑辑门门表表示示转转换换到到版版图图表表示示(ASIC(ASIC设设计计)，或或转转换换到到FPGAFPGA的的配配置置网网表表文文件件，可可称称为为版版图图综综合合或或结结构构综综合合。有有了了版版图图信信息息就就可可以以把把芯芯片片生生产产出出来来了了。有有了了对对应应的的配配置置文文件件，就可以使对应的就可以使对应的FPGAFPGA变成具有专门功能的电路器件变成具有专门功能的电路器件。
15、EDA技术讲义技术讲义C、ASM.程序程序CPUCPU指令指令/数据代码：数据代码：010010 100010 1100010010 100010 1100软件程序编译器软件程序编译器 COMPILER编译器和综合功能比较编译器和综合功能比较VHDL/VERILOG.程序程序 硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZER SYNTHESIZER为为ASICASIC设计提供的设计提供的 电路网表文件电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程EDA技术讲义技术讲义3.5 基于基于VHDL的自顶向下设计方法的自顶向下设计方法自顶向下的设计流程自顶向下的设计流程
16、:EDA技术讲义技术讲义3.6 EDA与传统电子设计方法的比较与传统电子设计方法的比较手工设计方法的缺点是：手工设计方法的缺点是：1)1)复杂电路的设计、调试十分困难。复杂电路的设计、调试十分困难。2)2)如如果果某某一一过过程程存存在在错错误误，查查找找和和修改十分不便。修改十分不便。3)3)设设计计过过程程中中产产生生大大量量文文档档，不不易易管理。管理。4)4)对对于于集集成成电电路路设设计计而而言言，设设计计实实现现过过程程与与具具体体生生产产工工艺艺直直接接相相关关，因此可移植性差。因此可移植性差。5)5)只只有有在在设设计计出出样样机机或或生生产产出出芯芯片片后才能进行实测。后才能
17、进行实测。EDA技术有很大不同：技术有很大不同：1)1)采用硬件描述语言作为设计输入。采用硬件描述语言作为设计输入。2)2)库库(Library)(Library)的引入。的引入。3)3)设计文档的管理。设计文档的管理。4)4)强大的系统建模、电路仿真功能。强大的系统建模、电路仿真功能。5)5)具有自主知识产权。具有自主知识产权。6)6)开开发发技技术术的的标标准准化化、规规范范化化以以及及IPIP核核的的可可利用性。利用性。7)7)适适用用于于高高效效率率大大规规模模系系统统设设计计的的自自顶顶向向下下设计方案。设计方案。8)8)全全方方位位地地利利用用计计算算机机自自动动设设计计、仿仿真真
18、和和测测试技术。试技术。9)9)对设计者的硬件知识和硬件经验要求低。对设计者的硬件知识和硬件经验要求低。10)10)高速性能好高速性能好。11)11)纯硬件系统的高可靠性。纯硬件系统的高可靠性。EDA技术讲义技术讲义3.7 EDA的发展趋势的发展趋势 系统集成芯片成为IC设计的发展方向，这一发展趋势表现在如下几个方面：超超大大规规模模集集成成电电路路的的集集成成度度和和工工艺艺水水平平不不断断提提高高，深深亚亚微微米米(Deep-Deep-SubmicronSubmicron)工工艺艺，如如0.180.18mm，0.13m0.13m已已经经走走向向成成熟熟，在一个芯片上完成的系统级的集成已成为
19、可能。在一个芯片上完成的系统级的集成已成为可能。市市场场对对电电子子产产品品提提出出了了更更高高的的要要求求，如如必必须须降降低低电电子子系系统统的的成成本本，减减小小系系统统的的体体积积等等，从从而而对对系系统统的的集集成成度度不不断断提提出出更更高高的要求。的要求。高高性性能能的的EDAEDA工工具具得得到到长长足足的的发发展展，其其自自动动化化和和智智能能化化程程度度不不断提高，为嵌入式系统设计提供了功能强大的开发环境。断提高，为嵌入式系统设计提供了功能强大的开发环境。计计算算机机硬硬件件平平台台性性能能大大幅幅度度提提高高，为为复复杂杂的的SoCSoC设设计计提提供供了了物物理基础。理
20、基础。EDA技术讲义技术讲义EDA实验的3个层次1、逻辑行为的实现（特点：非EDA技术及相关器件也能实现，无法体现EDA技术的优势）2、控制与信号传输功能的实现（特点：必须使用EDA技术才也能实现，能体现EDA技术的优势）3、算法的实现（特点：使用硬件方式取代由传统CPU完成的许多算法功能，实现高速性能）主要包括原数字电路中的实验项目，如：简单译码器、简单计数器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球游戏、数字钟表、普通频率计、等等纯逻辑行为实现方面的电路的设计，时钟频率低。如：高速信号发生器（含高速D/A输出）、PWM、FSK/PSK、A/D采样控制器、数字频率合成、数字PLL、FIFO、RS232或PS/2通信、VGA显示控制电路、逻辑分析仪、存储示波器、虚拟仪表、图像采样处理和显示、机电实时控制系统、FPGA与单片机综合控制等电路的设计。如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、DDS、编码译码和压缩、调制解调器、以太网交换机、高频端DSP（现代DSP）、基于FPGA的嵌入式系统、SOPC/SOC系统、实时图象处理、大信息流加解密算法实现等电路的设计，嵌入式ARM、含CPU软核Nios的软硬件联合设计。时钟频率一般在50MHz以上。