《CPLD-FPGA设计概论.ppt》由会员分享，可在线阅读，更多相关《CPLD-FPGA设计概论.ppt（33页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、FPGA/CPLD系统设计与实践杭州电子科技大学楼斌欢迎大家交流!n计算机应用技术研究所n第一教研楼509nEmail:课程目标和学习方法n目标：初步了解FPGA/CPLD的设计方法和流程。初步掌握QuartusII平台的使用。初步掌握和较熟练使用Verilog硬件描述语言的能力。n学习方法：以工程实践为基础，通过教学仪器设备使同学们在短期内掌握FPGA设计方法。参考书目n课本：面向CPLD/FPGA的Verilog设计机械工业出版社，王冠、俞一鸣等编著nVerilog数字系统设计教程北京航天航空大学出版社，夏宇闻 n数字逻辑基础与Verilog设计(原书第二版)机械工业出版社(加)S.Bro
2、wn等著,夏闻宇等译nAltera FPGA/CPLD设计（基础篇/高级篇）人民邮电出版社 EDA先锋工作室 等著 相关网站nhttp:/nhttp:/nhttp:/nhttp:/n n考核方法n平时成绩总成绩的40%n期末考试成绩占总成绩的60%相关专业名词相关专业名词EDA：Electronic Design Automation 电子设计自动化电子设计自动化PLD：Programmable Logic Device 可编程逻辑器件可编程逻辑器件CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件复杂可编程逻辑器件FPGA：Field Progr
3、ammable Gate Array 现场可编程门阵列现场可编程门阵列VHDL：Very High Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言超高速集成电路硬件描述语言ASIC：Application Specific Integrated Circuit 特定用途集成电路特定用途集成电路Verilog HDL:?SOC:System On ChipFPGA设计的知识体系CPLD/FPGA逻辑器件逻辑代数，数字电路数字系统EDA设计理论基础应用使用方法CPLD/FPGA是什么可编程逻辑器件n电子器件n
4、逻辑器件实现数字逻辑功能n可编程有自己设计方法，编程语言n特点：并行性、高吞吐量、灵活性n发展趋势：高集成度、低功耗、高速度、设计抽象化FPGA的理论基础数字逻辑n解决的问题：逻辑问题，计算问题，包括所有数字计算机能解决的问题n数学描述：逻辑代数，布尔代数，有限状态机n电路抽象：组合电路，时序电路FPGA做什么用数字系统n芯片的原型验证n通信：无线基站，软件无线电n图像视频：压缩、预处理、3D图像处理n医疗卫生，汽车电子n科学计算：加密解密、基因计算n军事航天：可重构计算n嵌入式系统：软核、硬核CPUFPGA设计方法学EDA技术n信息时代的心脏IC计算机网络-手机-物联网n现代电子设计技术的核
5、心EDAIC,CPUEDA技术技术计算机计算机EDA技术CADnPCB技术nIC设计技术nIC版图设计技术nIC电路制造技术nIC测试和封装技术nCPLD/FPGA设计技术、编程下载技术EDA技术的发展n计算机：电子管（50）-晶体管（60）-集成电路（70）n70年代：IC双极工艺、MOS工艺;PCB布局布线，IC版图编辑n80年代：IC进入CMOS时代；FPGA开始出现；PCB原理图输入、自动布局布线、PCB分析，逻辑设计、逻辑仿真、逻辑函数化简，各种硬件描述语言出现n90年代：硬件描述语言标准化；EDA全面应用EDA技术进入21世纪nIP形式描述与复用；nSOC设计的成熟，更大规模FPG
6、A/CPLD器件不断推出；n全面EDA时代：模拟与数字，软件与硬件，系统与器件等n高级硬件描述语言SystemC,SystemVerilog不断发展。EDA技术实现目标技术实现目标 EDA技术实现目标技术实现目标 n1.可编程逻辑器件可编程逻辑器件 n2.半定制或全定制半定制或全定制ASIC（1）门阵列）门阵列ASIC（2）标准单元）标准单元ASIC n3.混合ASIC 硬件描述语言硬件描述语言Verilog HDL n Verilog HDLn VHDLn SystemVerilog：基于Verilog，增强系统级设计及验证能力n System C：C+扩展，电子系统级建模与验证。两者建模能
7、力的比较两者建模能力的比较两者建模能力的比较两者建模能力的比较 VHDL VITAL 系统级 算法级 寄存器传输级 逻辑门级 开关电路级 行为级 的抽象 VerilogHDL 与 VHDL 建 模 能 力 的 比 较 VerilogVITAL(VHDL Initiative Towards ASIC Libraries)HDL综合综合从从自然语言自然语言转换到转换到Verilog HDL语言算语言算法表述法表述自然语言综合自然语言综合从从算法表述算法表述转换到寄存器传输级转换到寄存器传输级（Register Transport Level，RTL）表述）表述行为综合行为综合从从RTL级表述级表
8、述转换到逻辑门转换到逻辑门(包括触发包括触发器器)的表述的表述逻辑综合逻辑综合从从逻辑门表示转换逻辑门表示转换到版图级表述到版图级表述(ASIC设计设计)，或转换到，或转换到FPGA的配置的配置网表文件，网表文件，版图综合或结构版图综合或结构综合综合 结合某些因素，把设计抽象中的结合某些因素，把设计抽象中的一种表述转化为另一种表述一种表述转化为另一种表述编译编译VS综合综合计算机程序依赖于CPUHDL综合器运行流程综合器运行流程自顶向下的设计技术自顶向下的设计技术 布局布线结构优化FPGA/CPLD设计流程设计流程 FPGA设计流程设计流程(1)设计输入（原理图设计输入（原理图/HDL文本编辑
9、）文本编辑）1.图形输入图形输入 2.HDL文本输入文本输入 综合综合 输出网表文件，如EDIF,VHDL,Verilog等标准格式。FPGA设计流程设计流程(2)适配：结构综合，网表配置于指定目标器件。适配：结构综合，网表配置于指定目标器件。（2）功能仿真）功能仿真（1）时序仿真）时序仿真 时序仿真与功能仿真时序仿真与功能仿真 编程下载编程下载 硬件测试硬件测试 ASIC及其设计流程及其设计流程 ASIC及其设计流程及其设计流程 ASIC设计简介设计简介 ASIC及其设计流程及其设计流程 常用常用EDA工具工具 1.设计输入编辑器设计输入编辑器 2.HDL综合器综合器 3.仿真器仿真器 4.
10、适配器适配器5.下载器下载器 Quartus II概述概述 LPM:Library of Parameterized ModulesIP核核 IP就是知识产权核或知识产权模块的意思，在就是知识产权核或知识产权模块的意思，在EDA技技术开发中具有十分重要的地位。术开发中具有十分重要的地位。软软IP是用是用Verilog/VHDL等硬件描述语言描述的功能块，等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。但是并不涉及用什么具体电路元件实现这些功能。固固IP是完成了综合的功能块。是完成了综合的功能块。硬硬IP提供设计的最终阶段产品：掩模。提供设计的最终阶段产品：掩模。现在的I
11、P库已包含ARM,PowerPC,TMS320C50,H.264等IC模块。EDA技术发展趋势管窥技术发展趋势管窥 n 在一个芯片上完成系统级的集成已成为可能在一个芯片上完成系统级的集成已成为可能(SOC)。n 可编程逻辑器件开始进入传统的可编程逻辑器件开始进入传统的ASIC（成本太高）市（成本太高）市场。场。n EDA工具和工具和IP核应用更为广泛。核应用更为广泛。n 高性能的高性能的EDA工具得到长足的发展，其自动化和智能化工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。环境。n计算机硬件平台性能大幅度提高，为复杂的计算机硬件平台性能大幅度提高，为复杂的SOC设计提设计提供了物理基础。供了物理基础。