数字电路第6章1.ppt

《数字电路第6章1.ppt》由会员分享，可在线阅读，更多相关《数字电路第6章1.ppt（40页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第6章 时序逻辑电路本章内容本章内容:介绍时序逻辑电路的介绍时序逻辑电路的特点特点。介绍时序电路的介绍时序电路的分析分析和和设计设计方法。方法。介绍常用时序逻辑部件：介绍常用时序逻辑部件：计数器，移位寄存器计数器，移位寄存器。一、一、时序逻辑电路概述时序逻辑电路概述 组合逻辑电路：任何一个时刻的输出信号仅组合逻辑电路：任何一个时刻的输出信号仅 取决于当时的输入信号。取决于当时的输入信号。时序逻辑电路：任何一个时刻的输出信号不仅取时序逻辑电路：任何一个时刻的输出信号不仅取 决于当时的输入信号，而且还取决于当时的输入信号，而且还取 决于电路原来的工作状态。决于电路原来的工作状态。1 1、分析一个简

2、单的时序逻辑电路分析一个简单的时序逻辑电路。组成：组成：由两部分组成由两部分组成 一部分是组合逻辑电路：一部分是组合逻辑电路：3个与非门构成个与非门构成 一部分是存储电路：由一部分是存储电路：由T触发器构成触发器构成 分析：分析：根据电路结构，可以写出根据电路结构，可以写出T触发器的触发器的 状态方程：状态方程：Qn+1=X Qn+X Qn CP 输出输出Z：Z=Qn X CP由上两式画出电路的工作波形。如下页图由上两式画出电路的工作波形。如下页图 工作波形：工作波形：CP X Q初初=0 Q Z Q初初=1 QZn由波形得出结论：任何一个时刻的输出信号不仅取决于当时由波形得出结论：任何一个时

3、刻的输出信号不仅取决于当时 的输入信号，而且还取决于电路原来的工作状态。的输入信号，而且还取决于电路原来的工作状态。2 2、时序逻辑电路在结构上的特点：时序逻辑电路在结构上的特点：时序逻辑电路包含时序逻辑电路包含组合电路组合电路和和存储电路存储电路两部分。两部分。组合电路组合电路至少有一个至少有一个输出反馈到存储电输出反馈到存储电路的输入端，存储电路的状态（路的输入端，存储电路的状态（Q，Q）至少有一个作为电路的输入，与其他输至少有一个作为电路的输入，与其他输入信号（入信号（X）共同决定电路输出。共同决定电路输出。时序逻辑电路的结构时序逻辑电路的结构框图框图组合电路组合电路存储电路存储电路Z1

4、ZjY1YrQ1QrX1Xi输输入入信信号号输输出出信信号号存存储储电电路路的的输输入入输输出出状状态态逻辑电路中存在反馈，时序电路的输出由逻辑电路中存在反馈，时序电路的输出由电路的输入和电路原来的状态共同决定电路的输入和电路原来的状态共同决定。逻辑关系方程：逻辑关系方程：X(X1，Xi)Q(Q1，Qr)Y(Y1，Yr)Z(Z1，Zj)ZF1(X，Qn)输出方程输出方程 YF2(X，Qn)驱动方程或激励方程驱动方程或激励方程Qn+1F3(Y，Qn)状态转换方程状态转换方程各信号之间的逻辑关系方程组：各信号之间的逻辑关系方程组：描述时序电路逻辑功能的逻辑式描述时序电路逻辑功能的逻辑式（一般需要以

5、下三组信号）一般需要以下三组信号）3 3、时序逻辑电路的分类时序逻辑电路的分类 从控制时序状态的脉冲源来分：从控制时序状态的脉冲源来分：同步同步时序电路时序电路：异步异步时序电路时序电路：存储电路里所有触发器有一个统一的时钟源存储电路里所有触发器有一个统一的时钟源没有统一的时钟脉冲没有统一的时钟脉冲 从输出信号的特点分：从输出信号的特点分：莫尔型：莫尔型：米里型：米里型：Z=F1 X,Qn Z=F1 Qn 时序逻辑电路的分类时序逻辑电路的分类二二 时序逻辑电路的分析方法。时序逻辑电路的分析方法。分析：根据给定电路结构，找出在输入及时钟信号作分析：根据给定电路结构，找出在输入及时钟信号作 用下，

6、存储电路状态变化规律及电路的输出，用下，存储电路状态变化规律及电路的输出，从而了解电路所完成的逻辑功能。从而了解电路所完成的逻辑功能。描述时序逻辑电路功能的描述时序逻辑电路功能的方法方法：驱动方程驱动方程 状态转移方程状态转移方程、电路的、电路的输出函数输出函数表达式。表达式。状态转移表，状态转移图状态转移表，状态转移图。(4)(4)工作波形工作波形（时序图）。（时序图）。1、分析步骤：分析步骤：写出存储电路的写出存储电路的驱动方程驱动方程，也就是存储电路输入信号，也就是存储电路输入信号 的逻辑函数表达式。的逻辑函数表达式。写出存储电路的写出存储电路的状态转移方程状态转移方程，并写出电路，并写

7、出电路输出函数输出函数 表达式。表达式。由状态转移方程和输出函数表达式，由状态转移方程和输出函数表达式，列出列出状态转移表，状态转移表，画出画出状态转移图状态转移图。画出画出工作波形工作波形。描述描述逻辑功能逻辑功能。同步时序逻辑电路的分析举例同步时序逻辑电路的分析举例例例1 1 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。Y Y与输入与输入X X无关，电路是莫尔型同步时序电路无关，电路是莫尔型同步时序电路。解：解：1.1.了解电路组成了解电路组成。输入信号输入信号输输出出信信号号1JC11K1JC11KJ2=K2=X Q1 J1=K1=13.3.求出电路状态方程求出电

8、路状态方程。Y=Q2Q1 2.2.写出各触发器的驱动方程和输出方程写出各触发器的驱动方程和输出方程。4.4.列出其状态转换表，画出状态转换图和波形图。列出其状态转换表，画出状态转换图和波形图。X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1Y=Q2Q1 状态转换表状态转换表同步时序逻辑电路的分析举例同步时序逻辑电路的分析举例状态图状态图 X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/14.4.列出其状态转换表，画出状态转换图和波形图。列出其状态转换表，画出状态

9、转换图和波形图。同步时序逻辑电路的分析举例同步时序逻辑电路的分析举例X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1波形图可以根据状态转换表、状态转换图或方程画出。波形图可以根据状态转换表、状态转换图或方程画出。4.4.列出其状态转换表，画出状态转换图和波形图。列出其状态转换表，画出状态转换图和波形图。同步时序逻辑电路的分析举例同步时序逻辑电路的分析举例5.确定逻辑功能确定逻辑功能X=0时时电路功能：可逆计数器电路功能：可逆计数器 X=1时时Y可理解为进位或借位端。可理解为进位或借位端。电路进行加电路进行加1计数计数电路进行减

10、电路进行减1计数计数。同步时序逻辑电路的分析举例同步时序逻辑电路的分析举例举例举例2 分析如图所示的同步时序逻辑电路（书上分析如图所示的同步时序逻辑电路（书上181图）图）解：由解：由3个个JK触发器和一些与非门构成，各级触发器触发器和一些与非门构成，各级触发器 受同一时钟受同一时钟CP控制，所以为同步时序逻辑电路。控制，所以为同步时序逻辑电路。步骤：步骤：写出各级触发器的写出各级触发器的驱动方程驱动方程。J1=Q2n Q3n，K1=Q2n Q3n J2=Q3n Q1n，K2=Q3n J3=Q1n Q2n，K3=Q2n 由激励函数代入状态方程得状态转移方程：由激励函数代入状态方程得状态转移方程

11、：Q1n+1=Q3nQ2nQ1n+Q3nQ2nQ1nCP Q2n+1=Q3nQ1nQ2n+Q3nQ2nCP Q3n+1=Q2nQ1nQ3n+Q2nQ3nCP 输出函数：输出函数：Z=Q1Q3由状态转移方程、输出函数列出状态转移表及画出状由状态转移方程、输出函数列出状态转移表及画出状 态转移图。态转移图。状态转移表状态转移表：是将任何一组变量及存储电路的初始：是将任何一组变量及存储电路的初始 状态取值，然后代入状态转移方程和状态取值，然后代入状态转移方程和 输出函数表达式进行计算，求出下一输出函数表达式进行计算，求出下一 状态和输出值，依次进行。如下表状态和输出值，依次进行。如下表 序号 初态

12、次态 输出Q3n,Q2n,Q1nQ3n+1,Q2n+1,Q1n+1 Z 0 0 0 0 0 0 1 0 1 0 0 1 0 1 1 0 2 0 1 1 0 1 0 0 3 0 1 0 1 1 0 0 4 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 偏离 状态 1 1 1 1 0 0 1 1 0 0 0 0 1 0状态转移表状态转移表0 0 00 0 10 110 1 01 1 01 0 11 0 01 1 1 /0 /0 /0 /0 /0 /1 /1/0 输入值输入值/输出值输出值,箭头指向状态的转移方向。箭头指向状态的转移方向。由状态转移表画出由状态转移表画出状态转移图状态转

13、移图 画画出出工作波形（时序图）工作波形（时序图）CP Q1 Q2 Q3Z重重复复000000000000011111111001三、三、寄存器，移位寄存器。寄存器，移位寄存器。作用：寄存器是数字系统中用来存储代码作用：寄存器是数字系统中用来存储代码 或数据的逻辑部件；或数据的逻辑部件；功能：保存数码接收、寄存、清除；功能：保存数码接收、寄存、清除；读出数码读出数码实现：主体是触发器且以实现：主体是触发器且以D触发器居多触发器居多 一个触发器只能存储一个触发器只能存储1位二进制代码，存储位二进制代码，存储 n 位位二进制代码的寄存器需要用二进制代码的寄存器需要用 n 个触发器组成，所个触发器组

14、成，所以寄存器实际上是若干触发器的集合。以寄存器实际上是若干触发器的集合。n按功能划分，寄存器可分为：按功能划分，寄存器可分为：数码寄存器数码寄存器 移位寄存器移位寄存器 1D CI DI存数指令 Q Q1、数码寄存器数码寄存器 数码寄存器是能够存放二进制数码的电路。由于数码寄存器是能够存放二进制数码的电路。由于 触发器具有记忆功能，因此可以作为数码寄存器触发器具有记忆功能，因此可以作为数码寄存器 的电路。的电路。下图为由下图为由D触发器实现寄存一位数码的寄存单元。触发器实现寄存一位数码的寄存单元。工作原理：工作原理：若若DI=0，在存数指令的作用下，在存数指令的作用下，Qn+1=0，若若DI

15、=1，在存数指令的作用下，在存数指令的作用下，Qn+1=1。n这样，在存数指令的作用下，将输入信这样，在存数指令的作用下，将输入信号的数码号的数码DI存入到存入到D触发器中。触发器中。n这样寄存器只用来存放数码，一般仅具这样寄存器只用来存放数码，一般仅具有有接收数码接收数码，保持保持并并清除清除原有数码等功原有数码等功能，电路结构和工作原理都比较简单。能，电路结构和工作原理都比较简单。一个多位的数码寄存器，可以看作是多个一个多位的数码寄存器，可以看作是多个触发器的并行使用。触发器的并行使用。2、移位寄存器、移位寄存器3 移位寄存器是一个同步时序电路，除具有移位寄存器是一个同步时序电路，除具有存

16、放存放数数4 码的功能外，还具有将数码码的功能外，还具有将数码移位移位的功能，即在时钟的功能，即在时钟CP5 作用下，能够把寄存器中存放的数码作用下，能够把寄存器中存放的数码依次左移或右依次左移或右移。移。下图为由下图为由4个个D触发器构成的触发器构成的4位左移的移位寄存器位左移的移位寄存器 由图可见：由图可见：Q1n+1=VI，Q2n+1=Q1n Q3n+1=Q2n，Q4n+1=Q3n 1D4 CI 1D4 CI 1D4 CI 1D4 CIQ4Q3Q2Q1输入 VICP 就就实现了数码在移存脉冲作用下，向左依位移存。实现了数码在移存脉冲作用下，向左依位移存。同理可构成同理可构成右移位寄存器右

17、移位寄存器。双向寄存器双向寄存器 同时具有左移和右移的功能，是左移还是右移取决于同时具有左移和右移的功能，是左移还是右移取决于 移存控制信号移存控制信号M。如图所示如图所示 由图可写出各级由图可写出各级D触发器的状态转移方程：触发器的状态转移方程：Q4n+1=AM+MQ3n 其中，其中，A为右移输入数码为右移输入数码 Q3n+1=MQ4n+MQ2n B为左移输入数码为左移输入数码 Q2n+1=MQ3n+MQ1n Q1n+1=MQ2n+MB 当当M=1时，时，Q4n+1=A Q3n+1=Q4n Q2n+1=Q3n Q1n+1=Q2n 因此，在移存脉冲因此，在移存脉冲CP作用下，实现作用下，实现右

18、移右移移位寄存功能。移位寄存功能。当当M=0时，时，Q4n+1=Q3n Q3n+1=Q2n Q2n+1=Q1n Q1n+1=B 因此，在移存脉冲因此，在移存脉冲CP作用下，实现作用下，实现左移左移移位寄存功能。移位寄存功能。所以在双向移位寄存器中，我们可通过控制所以在双向移位寄存器中，我们可通过控制M的取的取值来完成左右移功能。在上例中，值来完成左右移功能。在上例中，M=1时，完成右移功能；时，完成右移功能；M=0时，完成左移功能。时，完成左移功能。移位寄存器的应用移位寄存器的应用实现数码串实现数码串并行转换并行转换 通常信息在线路上的传递是串行传送，而终端通常信息在线路上的传递是串行传送，而

19、终端的的 输入或输出往往是并行的，因而需对信号进行输入或输出往往是并行的，因而需对信号进行 串串并行转换并行转换或或并并串转换串转换。nA、串行转换成并行（串行转换成并行（5单位信息的串单位信息的串并转并转换电路）换电路）组成：由两部分组成组成：由两部分组成5位右移移位寄存器位右移移位寄存器 5个与门组成的并行个与门组成的并行 读出电路读出电路n 5单位信息：是由单位信息：是由5位二进制数码组成一个信位二进制数码组成一个信 息的代码。息的代码。n并行读出脉冲必须在经过并行读出脉冲必须在经过5个移存脉冲后出个移存脉冲后出 现，并且和移存脉冲出现的时间错开。现，并且和移存脉冲出现的时间错开。1D

20、CI 1D CI 1D CI 1D CI 1D CI 并行读出指令串行输入移存脉冲CPD5D4D3D2 D1Q1Q2Q3Q4Q5分析：假设串行输入的数码为分析：假设串行输入的数码为10011（左边先入）（左边先入）序号 Q1 Q2 Q3 Q4 Q5 0 1 1 2 0 1 3 0 0 1 4 1 0 0 1 5 1 1 0 0 1并行输入 1 1 0 0 1 串串并行转换状态表并行转换状态表 波形：波形：并行输出脉冲移存脉冲Q1Q2Q3Q4Q5B 并行转换为串行（输入是并行，输出是串行）并行转换为串行（输入是并行，输出是串行）组成：组成：右移移位寄存器右移移位寄存器 输入电路输入电路 分析：由

21、于是分析：由于是D触发器，有触发器，有Qn+1=D 由于由于D1=MD11=MD11，D2=因此在移存脉冲作用下，状态转移方程为：因此在移存脉冲作用下，状态转移方程为：Q1n+1=MD11，Q2n+1=MD12+Q1n Q3n+1=MD13+Q2n，Q4n+1=MD14+Q3n Q5n+1=MD15+Q4n工作时工作时RD首先清零，使所有触发器置首先清零，使所有触发器置0。当并行取样脉冲当并行取样脉冲M=1时，在第一个移存脉冲时，在第一个移存脉冲CP的作用下，的作用下，输入信号输入信号D11D15并行存入到各级触发器中。并行存入到各级触发器中。存入以后并行取样脉冲存入以后并行取样脉冲M=0，在

22、移存的脉冲在移存的脉冲CP的作用下，实行右移移存功能，从的作用下，实行右移移存功能，从Q5端输出串行数码。端输出串行数码。假设假设 输入的输入的5位数码为位数码为11001（Q1Q5），），第二组为第二组为10101。5单位数码并单位数码并串行转换状态转移表串行转换状态转移表 序号序号 Q1 Q2 Q3 Q4 Q5 0 0 0 0 0 0 1 1 1 0 0 1（并入）并入）2 0 1 1 0 0串行输出串行输出 3 0 0 1 1 0 4 0 0 0 1 1 5 0 0 0 0 1 6 1 0 1 0 1（并入）并入）波形：波形：RDCP并行取样Q1Q2Q3Q4Q5 注：并行取样脉冲注：并行

23、取样脉冲M与与移存脉冲之间有一定的关系。移存脉冲之间有一定的关系。若输入信号的位数为若输入信号的位数为N位，则由位，则由n级触发器构成级触发器构成 移位寄存器。移位寄存器。移存脉冲频率为移存脉冲频率为：fcp=nfsa fcp为移存脉冲，为移存脉冲，fsa并行取样脉冲频率，并行取样脉冲频率，M的的脉冲宽度应比脉冲宽度应比CP脉冲的宽。脉冲的宽。移位寄存器用于脉冲节拍延迟。移位寄存器用于脉冲节拍延迟。输入信号经过输入信号经过n级移位寄存器后才到达输出端，因此级移位寄存器后才到达输出端，因此 输出信号比输入信号延迟了输出信号比输入信号延迟了n个移存脉冲周期，这样个移存脉冲周期，这样 就起到了节拍延迟的作用。延迟周期：就起到了节拍延迟的作用。延迟周期：td=ntcp。