《硬件基础03.ppt》由会员分享，可在线阅读，更多相关《硬件基础03.ppt（73页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字逻辑基础3.1 3.1 逻辑代数逻辑代数3.2 3.2 逻辑门电路逻辑门电路3.3 3.3 组合逻辑电路组合逻辑电路3.4 3.4 时序逻辑电路时序逻辑电路3.5 3.5 可编程逻辑器件可编程逻辑器件第 3 章第3章 数字逻辑基础3.1 逻辑代数逻辑代数研究数字电路输入输出之间的逻辑关系逻辑代数研究数字电路输入输出之间的逻辑关系数字电路是处理数字信号的电子线路数字电路是处理数字信号的电子线路数字信号（数字信号（Digital signalDigital signal）时间和数值离散的信号时间和数值离散的信号高电平和低电平的二值信号高电平和低电平的二值信号第3章 数字逻辑基础3.1.1 逻辑
2、(Logic)关系逻辑是指事物的前因后果所遵循的规律逻辑是指事物的前因后果所遵循的规律只有两个逻辑状态：真和假只有两个逻辑状态：真和假逻辑状态可用数字逻辑状态可用数字1 1和和0 0表示表示对应数字信号高电平和低电平对应数字信号高电平和低电平逻辑变量只有两个取值，称为逻辑逻辑变量只有两个取值，称为逻辑1 1和逻辑和逻辑0 0仅表示两种状态，没有数量含义或大小之分仅表示两种状态，没有数量含义或大小之分逻辑关系反映事物间的相互关联逻辑关系反映事物间的相互关联3 3种最基本的逻辑关系种最基本的逻辑关系与与(AND)(AND)或或(OR)(OR)非非(NOT)(NOT)第3章 数字逻辑基础1.逻辑与（
3、AND）某一事件发生的多个条件必须同时具备，某一事件发生的多个条件必须同时具备，该事件才能发生该事件才能发生逻辑逻辑1：开关闭合、灯亮：开关闭合、灯亮逻辑逻辑0：开关断开、灯灭：开关断开、灯灭真值表真值表第3章 数字逻辑基础逻辑与（逻辑乘）的特点只要有只要有0 0则与结果为则与结果为0 0，只有全部为，只有全部为1 1与结果才是与结果才是1 1总结为总结为“任任0 0则则0 0，全，全1 1则则1 1”“与与”逻辑表达式逻辑表达式F FAB AB 或或 F FABAB“与与”运算规则运算规则00000 001010 010100 011111 1与门电路与门电路第3章 数字逻辑基础2.逻辑或（
4、OR）某某一一事事件件发发生生的的多多个个条条件件中中只只要要有有一一个个或或一一个个以上条件成立，该事件就可以发生以上条件成立，该事件就可以发生逻辑逻辑1：开关闭合、灯亮：开关闭合、灯亮逻辑逻辑0：开关断开、灯灭：开关断开、灯灭真值表真值表第3章 数字逻辑基础逻辑或（逻辑加）的特点只要有只要有1 1则或结果为则或结果为1 1，只有全部为，只有全部为0 0或结果才是或结果才是0 0总结为总结为“任任1 1则则1 1，全，全0 0则则0 0”“或或”逻辑表达式逻辑表达式F FA+BA+B“或或”运算规则运算规则0+00+00 00+10+11 11+01+01 11+11+11 1或门电路或门电
5、路第3章 数字逻辑基础3.逻辑非（NOT）某一事件的发生取决于条件的否定某一事件的发生取决于条件的否定事件与事件发生的条件之间构成矛盾事件与事件发生的条件之间构成矛盾逻辑逻辑1：开关闭合、灯亮：开关闭合、灯亮逻辑逻辑0：开关断开、灯灭：开关断开、灯灭真值表真值表第3章 数字逻辑基础逻辑非（逻辑否、逻辑反）的特点输入输入0 0非结果是非结果是1 1，输入，输入1 1非结果是非结果是0 0总结为总结为“1 1则则0 0、0 0则则1 1”非门电路非门电路（反相器）（反相器）“非非”逻辑表达式逻辑表达式“非非”运算规则运算规则上上划划线线、小小圆圆圈圈，或或者者负负号号、星星号号等等常用来表示求反常
6、用来表示求反第3章 数字逻辑基础4.复合逻辑关系（1 1）与非逻辑）与非逻辑（2 2）或非逻辑）或非逻辑（3 3）异或逻辑（）异或逻辑（XORXOR）（4 4）同或逻辑）同或逻辑（5 5）与或非逻辑）与或非逻辑第3章 数字逻辑基础常用逻辑关系及逻辑符号第3章 数字逻辑基础3.1.2 逻辑代数的运算规则字母表示变量字母表示变量逻辑变量只有逻辑变量只有0 0和和1 1两种取值两种取值“与与”、“或或”、“非非”3 3种基本逻辑运算种基本逻辑运算自变量：输入逻辑变量、表示条件自变量：输入逻辑变量、表示条件因变量：输出逻辑变量、表示结果因变量：输出逻辑变量、表示结果原变量：原变量：A直接使用字母表达的
7、逻辑变量直接使用字母表达的逻辑变量反变量：反变量：上划线表示非逻辑的逻辑变量上划线表示非逻辑的逻辑变量第3章 数字逻辑基础1.逻辑函数F Ff(A1f(A1，A2A2，An)An)输入逻辑变量：输入逻辑变量：A1A1，A2A2，AnAn输出逻辑变量：输出逻辑变量：F F（1 1）逻辑表达式）逻辑表达式由由逻逻辑辑变变量量和和3 3种种基基本本运运算算符符(及及复复合合逻逻辑辑运运算算符符)构成的式子构成的式子（2 2）真值表）真值表由由逻逻辑辑变变量量的的所所有有可可能能取取值值组组合合及及其其对对应应的的逻逻辑辑函数值所构成的表格函数值所构成的表格判判断断两两个个逻逻辑辑函函数数是是否否相相
8、等等，通通常常也使用表达式推导和真值表方法也使用表达式推导和真值表方法第3章 数字逻辑基础2.基本运算与运算规则：与运算规则：00000 010 010 100 100 110 111 1或运算规则：或运算规则：0+00+00 0+10 0+11 1+01 1+01 1+11 1+11 1非运算规则：非运算规则：第3章 数字逻辑基础3.基本运算定律交换律：交换律：ABABBA ABA AB BB BA A结合律：结合律：(AB)C(AB)CA(BC)A(BC)(AC)B(AC)BA A(B(BC)C)(A(AB)B)C C(A(AC)C)B B分配律：分配律：A(BA(BC)C)ABABACA
9、CA ABCBC(A(AB)(AB)(AC)C)反演律（摩根定律）：反演律（摩根定律）：第3章 数字逻辑基础【例3-1】真值表方法证明分配律列出逻辑变量所有取值组合列出逻辑变量所有取值组合计算两个表达式的相应值，全部对应值都相同计算两个表达式的相应值，全部对应值都相同A B CA(BC)ABAC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10000011100000111第3章 数字逻辑基础【例3-2】公式推导方法证明分配律(A(AB)(AB)(AC)C)(A(AB)AB)A(A(AB)CB)C分配律分配律AAAAABABACACBCBC分配律分配律A1A1A
10、BABACACBCBC与规则与规则A(1A(1B BC)C)BCBC分配律分配律A ABCBC 或规则或规则利用运算规则、公理、定理进行推导证明利用运算规则、公理、定理进行推导证明第3章 数字逻辑基础4.重要规则：代入规则两两个个相相等等的的逻逻辑辑表表达达式式中中均均含含有有某某个个变变量量，如如果果将将所所有有出出现现该该变变量量的的位位置置都都用用相相同同的的另另一一个个逻逻辑辑表表达达式式替替代代，则则这这两两个个新新的的逻逻辑辑表表达达式式仍仍然相等然相等由：由：A(BA(BC)C)ABABACAC若：若：C C都用都用(C+D)(C+D)代替代替即：即：A(BA(B(C(CD)D)
11、ABABA(CA(CD)D)得到：得到：A(BA(BC CD)D)ABABACACADAD第3章 数字逻辑基础4.重要规则：反演规则如如果果将将逻逻辑辑表表达达式式中中所所有有的的“”变变成成“”，“”变变成成“”，“0”0”变变成成“1”1”，“1”1”变变成成“0”0”，原原变变量量变变成成反反变变量量，反反变变量量变变成成原原变变量量；并并保保持持原原逻逻辑辑表表达达式式的的运运算算顺顺序序不不变变，则所得到的新逻辑表达式为原函数的反函数则所得到的新逻辑表达式为原函数的反函数原函数：原函数：反函数：反函数：证明：证明：第3章 数字逻辑基础4.重要规则：对偶规则如如果果将将逻逻辑辑表表达达
12、式式中中所所有有的的“”变变成成“”，“”变变成成“”，“0”0”变变成成“1”1”，“1”1”变变成成“0”0”；并并保保持持原原逻逻辑辑表表达达式式的的运运算算顺顺序序不不变变，则则所所得得到到的的新新逻逻辑辑表表达达式式称称为为原原函函数数的的对偶式对偶式如果两个逻辑表达式相等，则其对偶式也相等如果两个逻辑表达式相等，则其对偶式也相等第3章 数字逻辑基础3.1.3-1 逻辑函数的形式（1 1）与）与-或表达式（积之和）或表达式（积之和）若干若干“与项与项”进行进行“或或”运算构成的表达式运算构成的表达式“与与项项”是是多多个个原原变变量量、反反变变量量相相“与与”组组成成，也可以是单个原
13、变量或反变量也可以是单个原变量或反变量（2 2）或）或-与表达式（和之积）与表达式（和之积）若干若干“或项或项”进行进行“与与”运算构成的表达式运算构成的表达式“或或项项”是是多多个个原原变变量量、反反变变量量相相“或或”组组成成，也可以是单个原变量或反变量也可以是单个原变量或反变量第3章 数字逻辑基础3.1.3-2 逻辑函数的转换第3章 数字逻辑基础3.1.3-3 逻辑函数的化简最简与最简与-或表达式：或表达式：表达式中表达式中“与项与项”个数最少；个数最少；在在“与与项项”个个数数最最小小基基础础上上，每每个个“与与项项”的的变变量个数最少量个数最少最简或最简或-与表达式：与表达式：将上述
14、要求的将上述要求的“与项与项”换为换为“或项或项”利用公式化简经常使用的技巧：利用公式化简经常使用的技巧：并项法、吸收法、消去法、配项法并项法、吸收法、消去法、配项法常用的逻辑函数化简方法还有：常用的逻辑函数化简方法还有：卡诺（卡诺（KarnaughKarnaugh）图化简法）图化简法表格化简法（表格化简法（Q-MQ-M法）法）第3章 数字逻辑基础【例3-3】公式化简第3章 数字逻辑基础3.2 逻辑门电路逻逻辑辑门门电电路路是是实实现现逻逻辑辑关关系系的的电电子子器器件件，构构成成了数字逻辑电路的基本单元电路了数字逻辑电路的基本单元电路常用的逻辑门电路常用的逻辑门电路:与门、或门、非门、与非门
15、、或非门、异或门与门、或门、非门、与非门、或非门、异或门数字集成电路主要有两种类型：数字集成电路主要有两种类型：晶体管晶体管-晶体管逻辑晶体管逻辑TTLTTL电路电路（Transistor-Transistor LogicTransistor-Transistor Logic）金属金属-氧化物氧化物-半导体半导体MOSMOS电路电路（Metal Oxide SemiconductorMetal Oxide Semiconductor）-第3章 数字逻辑基础3.2.1 门电路实现“门门”的基本含义就是一个电子开关的基本含义就是一个电子开关开关接通：满足一定条件时，电路允许信号通过开关接通：满足一
16、定条件时，电路允许信号通过开关断开：条件不满足时，信号不能通过开关断开：条件不满足时，信号不能通过接地接地电源电压电源电压开关开关第3章 数字逻辑基础1.逻辑电平（高电平和低电平）逻辑电路的两种状态，是两个不同的电压范围逻辑电路的两种状态，是两个不同的电压范围高电平（高电平（H H）的典型值是电源电压（不高于）的典型值是电源电压（不高于）低电平（低电平（L L）的典型值是）的典型值是0V0V（不低于）（不低于）正逻辑正逻辑高电平对应逻辑高电平对应逻辑1 1低电平对应逻辑低电平对应逻辑0 0负逻辑负逻辑高电平对应逻辑高电平对应逻辑0 0低电平对应逻辑低电平对应逻辑1 1第3章 数字逻辑基础2.晶
17、体管的开关特性：二极管门电路由晶体管以及电阻等元件组成门电路由晶体管以及电阻等元件组成在数字电路中，晶体管工作在两个极端状态：在数字电路中，晶体管工作在两个极端状态：完全截止或充分导通（达到饱和）完全截止或充分导通（达到饱和）相当于开关的断开和接通相当于开关的断开和接通 二极管二极管 等效电路等效电路 第3章 数字逻辑基础2.晶体管的开关特性：三极管三极管有三极管有3 3个引出端：个引出端：基极基极B B、集电极、集电极C C、发射极、发射极E E三极管有三极管有3 3种工作状态：种工作状态：截止、放大、饱和截止、放大、饱和数数字字电电路路利利用用三三极极管管的的饱饱和和与与截截止止状状态态，
18、使使其其成成为为一一个可控的电子开关个可控的电子开关三极管三极管 等效电路等效电路 第3章 数字逻辑基础2.晶体管的开关特性：MOS管MOSMOS管有管有3 3个引出端：栅极个引出端：栅极G G、漏极、漏极D D、源极、源极S S在在数数字字电电路路中中MOSMOS管管也也工工作作于于开开关关状状态态，栅栅极极和和源源极极间间电电压压控控制制漏漏极极和和源源极极之之间间的的导导通通和和截截止止，相相当当于于一一个受控开关个受控开关MOS管管 等效电路等效电路 第3章 数字逻辑基础3.门电路实现利用晶体管的开关特性可形成具有逻辑功能的门电路利用晶体管的开关特性可形成具有逻辑功能的门电路 三极管构
19、成的与非门电路三极管构成的与非门电路 第3章 数字逻辑基础3.2.2 集成电路（Integration Circuit）把把晶晶体体管管、电电阻阻及及电电路路连连线线等等制制作作在在一一块块半半导导体体基基片片上，并封装在一个壳体内的逻辑门电路上，并封装在一个壳体内的逻辑门电路集成逻辑电路的优势集成逻辑电路的优势体积小、可靠性高、速度快、成本低体积小、可靠性高、速度快、成本低便于安装调试等便于安装调试等根据集成电路中包含逻辑门个数或者元件个数，有：根据集成电路中包含逻辑门个数或者元件个数，有：小规模集成电路小规模集成电路SSISSI中规模集成电路中规模集成电路MSIMSI大规模集成电路大规模集
20、成电路LSILSI超大规模集成电路超大规模集成电路VLSIVLSI第3章 数字逻辑基础1.TTL型和MOS型数字集成电路可以分成两大类数字集成电路可以分成两大类采用双极型半导体元件的双极型集成电路采用双极型半导体元件的双极型集成电路采用采用MOSMOS管的单极型集成电路（管的单极型集成电路（MOSMOS集成电路）集成电路）双极型集成电路双极型集成电路主要有主要有TTLTTL（晶体管（晶体管-晶体管逻辑）电路晶体管逻辑）电路速度快、负载能力强，但功耗大、集成度低速度快、负载能力强，但功耗大、集成度低MOSMOS型集成电路型集成电路以以CMOSCMOS电路应用最广，还有电路应用最广，还有NMOSN
21、MOS和和PMOSPMOS等等结构简单、功耗低、集成度高，但速度较低结构简单、功耗低、集成度高，但速度较低第3章 数字逻辑基础2.74系列中小规模集成电路-1第3章 数字逻辑基础2.74系列中小规模集成电路-2第3章 数字逻辑基础3.2.3 三态门（TS门，Three-state Gate）三态门是具有三态门是具有3 3种输出状态的逻辑门电路种输出状态的逻辑门电路工作状态：高电平（逻辑工作状态：高电平（逻辑1 1）、低电平（逻辑）、低电平（逻辑0 0）禁止状态：高阻状态，不是一种逻辑值禁止状态：高阻状态，不是一种逻辑值输出高阻的第输出高阻的第3 3态态像是在其输出端连接了一个阻抗很高的电路像是
22、在其输出端连接了一个阻抗很高的电路相当于与其他电路断开了连接（简称开路）相当于与其他电路断开了连接（简称开路）A A高电平控制高电平控制同相输出同相输出Y YT T低电平控制低电平控制同相输出同相输出A AY YT T高电平控制高电平控制反相输出反相输出A AY YT T低电平控制低电平控制反相输出反相输出A AY YT T第3章 数字逻辑基础三态门的作用双向三态门双向三态门总线总线第3章 数字逻辑基础3.3 组合逻辑电路组合逻辑电路（组合逻辑电路（Combinational logic circuitCombinational logic circuit）电电路路的的稳稳定定输输出出值值仅仅
23、取取决决于于当当前前输输入入值值的的组组合合，与过去的输入值无关与过去的输入值无关由逻辑门电路组成，信号单向传输、无反馈回路由逻辑门电路组成，信号单向传输、无反馈回路FiFif(X1,X2,f(X1,X2,XnXn)i)i1,2,m1,2,m第3章 数字逻辑基础3.3.1 编码器（Encoder）将信号变换为对应的特定代码的过程称为编码将信号变换为对应的特定代码的过程称为编码实现编码的电路称为编码器实现编码的电路称为编码器将输入信号转换为二进制数字编码，便于处理将输入信号转换为二进制数字编码，便于处理普通编码器普通编码器要要求求输输入入信信号号中中任任何何时时刻刻只只能能有有一一个个而而且且只
24、只有有一一个为有效电平（或为高或为低）个为有效电平（或为高或为低）不允许有其他输入组合不允许有其他输入组合优先编码器优先编码器每个输入信号具有约定的优先权级别每个输入信号具有约定的优先权级别多个输入信号有效时，将优先权最高的信号编码多个输入信号有效时，将优先权最高的信号编码第3章 数字逻辑基础【例3-4】设计8:3编码器-1X7X6X5X4X3X2X1X0D2D1D01111111011111101111110111111011111101111110111111011111101111111000011110011001101010101第3章 数字逻辑基础【例3-4】设计8:3编码器-2第
25、3章 数字逻辑基础【例3-4】设计8:3编码器-3第3章 数字逻辑基础3.3.2 译码器（Decoder）译码是编码的相反过程译码是编码的相反过程译码器是分析输入编码、产生对应输出的器件译码器是分析输入编码、产生对应输出的器件将给定输入代码翻译（变换）为对应输出信号将给定输入代码翻译（变换）为对应输出信号当当输输入入端端加加某某一一组组合合信信号号时时，对对应应这这一一组组合合的的一一个输出端便有有效信号输出个输出端便有有效信号输出具体的译码器也有多种具体的译码器也有多种二进制译码器二进制译码器：将：将n n个输入变换成个输入变换成2 2n n个输出个输出码码制制变变换换译译码码器器：把把一一
26、种种形形式式的的代代码码转转换换为为另另一一种形式代码种形式代码数数字字显显示示译译码码器器：使使二二进进制制数数值值转转换换为为用用于于数数码码管显示的代码管显示的代码第3章 数字逻辑基础【例3-5】分析2:4译码器A1A0000010011010111101110111011101111第3章 数字逻辑基础3.3.3 加法器（Adder）加法器实现二进制整数的加法加法器实现二进制整数的加法半加器（半加器（Half-AdderHalf-Adder）：不考虑低位进位）：不考虑低位进位全加器（全加器（Full-AdderFull-Adder）：考虑低位进位）：考虑低位进位半加器和全加器实现一位二
27、进制数的加法半加器和全加器实现一位二进制数的加法第3章 数字逻辑基础多位加法器对于实际的多位数据相加对于实际的多位数据相加串行加法器串行加法器只用一个全加器，一位一位地串行相加只用一个全加器，一位一位地串行相加并行加法器并行加法器用多个全加器同时对多位数据进行相加用多个全加器同时对多位数据进行相加并行加法器处理进位并行加法器处理进位行波进位加法器行波进位加法器串行进位，低位相加的进位连接到高位加法器串行进位，低位相加的进位连接到高位加法器先行进位加法器先行进位加法器并行进位，将所有进位都直接从最低进位生成并行进位，将所有进位都直接从最低进位生成ALUALU运算器运算器第3章 数字逻辑基础3.4
28、 时序逻辑电路时序逻辑电路（时序逻辑电路（Sequential logic circuitSequential logic circuit）稳稳定定输输出出值值不不仅仅取取决决于于当当前前输输入入值值的的组组合合，还还与与过去的输入值（即电路的原来状态）有关过去的输入值（即电路的原来状态）有关由组合逻辑电路和存储电路两部分组成由组合逻辑电路和存储电路两部分组成存储电路存在反馈回路，记忆过去状态存储电路存在反馈回路，记忆过去状态同步时序逻辑电路同步时序逻辑电路状态变化由一个时钟信号状态变化由一个时钟信号C C（ClockClock）控制）控制这个时钟对电路状态起着同步变化的作用这个时钟对电路状态
29、起着同步变化的作用异步时序逻辑电路异步时序逻辑电路没有统一的时钟信号的时序电路没有统一的时钟信号的时序电路输入信号的变化将直接引起电路状态的改变输入信号的变化将直接引起电路状态的改变示意图示意图第3章 数字逻辑基础3.4.1 触发器具有逻辑具有逻辑0 0和逻辑和逻辑1 1两个稳定状态两个稳定状态输输入入信信号号没没有有改改变变时时，触触发发器器保保持持某某个个状状态态稳稳定定不变，即具有记忆的功能不变，即具有记忆的功能在在一一定定输输入入信信号号作作用用下下，它它可可以以从从一一个个稳稳定定状状态态转移到另一个稳定状态转移到另一个稳定状态触发器具有接收输入值并保存起来的作用触发器具有接收输入值
30、并保存起来的作用触发器是记忆元件的基础触发器是记忆元件的基础R-SR-S触发器触发器D D触发器触发器J-KJ-K触发器触发器T T触发器触发器第3章 数字逻辑基础1.基本R-S触发器引入反馈，使得电路具有了记忆能力引入反馈，使得电路具有了记忆能力输入端输入端输入端输入端反馈反馈输出端输出端输出端输出端第3章 数字逻辑基础基本R-S触发器的工作过程功能表功能表R S说说明明0 00 11 01 11 10 11 0不不变变不允不允许许置置0置置1保持保持约束条件约束条件：R R和和S S不允许同时为不允许同时为0 0约束方程：约束方程：R RS S1 1第3章 数字逻辑基础基本R-S触发器的功
31、能具有两种稳定的状态具有两种稳定的状态只要只要R RS S1 1，触发器保持原态（记忆能力），触发器保持原态（记忆能力）稳态情况下，两输出互补稳态情况下，两输出互补具有置位和复位功能具有置位和复位功能输入端输入端R R1 1、S S0 0，使触发器输出，使触发器输出Q Q1 1置位置位输入端输入端R R0 0、S S1 1，使触发器输出，使触发器输出Q Q0 0复位复位状态表状态表第3章 数字逻辑基础2.D触发器当时钟信号当时钟信号C C0 0时时R RS S1 1不论输入不论输入D D怎样，怎样，D D触发器保持原状态不变触发器保持原状态不变当时钟信号当时钟信号C C1 1时时R R和和S
32、S相反、满足约束条件相反、满足约束条件D D0 0使使R R0 0、S S1 1故故Q Q0 0D D1 1使使R R1 1、S S0 0故故Q Q1 1输出输出Q Q跟随输入跟随输入D D变化变化 第3章 数字逻辑基础功能表、状态表、次态方程、状态图第3章 数字逻辑基础3.触发器（Flipflop）和锁存器（Latch）锁存器：锁存器：电平触发电平触发触发器：触发器：边沿触发边沿触发时钟控制同步触发的时刻时钟控制同步触发的时刻第3章 数字逻辑基础4.J-K触发器和T触发器J-KJ-K触发器功能表触发器功能表J KQn+1说说明明0 0Q不不变变0 10复位复位1 01置位置位1 1翻翻转转T
33、 T触发器功能表触发器功能表TQn+1说说明明0Q不不变变1翻翻转转第3章 数字逻辑基础3.4.2 寄存器（Register）一个触发器可以保存一位二进制信息一个触发器可以保存一位二进制信息n n个触发器能够构成一个寄存器个触发器能够构成一个寄存器用于保存用于保存n n位二进制信息位二进制信息寄存器是存放信息的常用逻辑器件寄存器是存放信息的常用逻辑器件用来暂时存放数据或指令代码用来暂时存放数据或指令代码具有数据的接收、保存和传送功能具有数据的接收、保存和传送功能还可以实现数据的移位、串行并行转换等功能还可以实现数据的移位、串行并行转换等功能寄存器是计算机的主要部件之一寄存器是计算机的主要部件之
34、一第3章 数字逻辑基础1.并行寄存器（数码寄存器）能对能对n n位数据同时输入、保存或输出位数据同时输入、保存或输出74LS27374LS273：上升沿触发、：上升沿触发、8 8位寄存器位寄存器74LS37474LS374：上升沿触发、：上升沿触发、8 8位三态输出寄存器位三态输出寄存器74LS37374LS373：高电平触发、：高电平触发、8 8位三态输出寄存器位三态输出寄存器第3章 数字逻辑基础2.移位寄存器（串行寄存器）移位：将数据的各个二进制位向左或右移动一位移位：将数据的各个二进制位向左或右移动一位移位寄存器：实现移位操作，串行、并行数据转换等移位寄存器：实现移位操作，串行、并行数据
35、转换等将将一一位位触触发发器器的的输输出出连连接接到到下下一一位位触触发发器器的输入端，就可以构成移位寄存器的输入端，就可以构成移位寄存器第3章 数字逻辑基础3.4.3 计数器（Counter）计数器是一种记录输入脉冲个数的时序电路计数器是一种记录输入脉冲个数的时序电路当输入脉冲的频率一定时，又可作为定时器当输入脉冲的频率一定时，又可作为定时器还可用于分频、产生节拍及进行数字运算等还可用于分频、产生节拍及进行数字运算等计数器用触发器构建计数器用触发器构建在输入脉冲作用下使一组触发器的状态逐个转换在输入脉冲作用下使一组触发器的状态逐个转换不同的状态组合表示个数的增加或减少不同的状态组合表示个数的
36、增加或减少计数器的种类很多计数器的种类很多加法计数器、减法计数器、可逆计数器加法计数器、减法计数器、可逆计数器二进制计数器、十进制计数器二进制计数器、十进制计数器第3章 数字逻辑基础3.5 可编程逻辑器件全用户定制电路（全用户定制电路（Full-custom design ICFull-custom design IC）：）：为满足各种具体应用而生产的专用集成电路为满足各种具体应用而生产的专用集成电路ASICASIC（Application Specific Integrated CircuitApplication Specific Integrated Circuit）非用户定制电路：非用
37、户定制电路：适合多种用途、常作为基本部件的通用集成电路适合多种用途、常作为基本部件的通用集成电路可编程逻辑器件可编程逻辑器件PLDPLD（Programmable Logic DeviceProgrammable Logic Device）厂家生产的具有通用性的半成品集成电路芯片厂家生产的具有通用性的半成品集成电路芯片需由用户根据要求进行编程实现特定功能需由用户根据要求进行编程实现特定功能可称为可称为半用户定制电路半用户定制电路也可以归类为也可以归类为ASICASIC的一个分支的一个分支第3章 数字逻辑基础3.5.1 PLD器件包含上百、上千或上万个逻辑门包含上百、上千或上万个逻辑门逻逻辑辑门
38、门之之间间的的连连接接关关系系可可变变（由由用用户户编编程程设设计计具体的逻辑功能）具体的逻辑功能）新型新型PLDPLD器件还支持重复编程器件还支持重复编程PLDPLD器件是构建数字电路系统的理想器件器件是构建数字电路系统的理想器件结构灵活、性能优越、设计简单结构灵活、性能优越、设计简单方便用户设计开发自己的专用集成电路方便用户设计开发自己的专用集成电路第3章 数字逻辑基础1.PLD的基本结构主体：与门和或门构成的主体：与门和或门构成的“与阵列与阵列”和和“或阵列或阵列”输入端设置有输入缓冲器电路，产生原变量和反变量输入端设置有输入缓冲器电路，产生原变量和反变量输输出出端端可可以以直直接接输输
39、出出、寄寄存存输输出出，可可以以高高电电平平、低低电电平或者三态输出，还可以反馈到输入端平或者三态输出，还可以反馈到输入端在在基基本本结结构构基基础础上上，增增加加电电路路、完完善善功功能能，构构成成更更方方便的可编程器件便的可编程器件第3章 数字逻辑基础2.PLD的发展可编程只读存储器可编程只读存储器PROMPROM（Programmable ROMProgrammable ROM）固定连接的与门阵列和可编程连接的或门阵列固定连接的与门阵列和可编程连接的或门阵列主要作为存储器使用主要作为存储器使用可编程逻辑阵列可编程逻辑阵列PLAPLA（Programmable Logic ArrayPro
40、grammable Logic Array）“与阵列与阵列”和和“或阵列或阵列”都可编程的都可编程的受引脚数目限制、规模不大，使用并不广泛受引脚数目限制、规模不大，使用并不广泛可编程阵列逻辑可编程阵列逻辑PALPAL（Programmable Array LogicProgrammable Array Logic）或阵列固定、与阵列可编程或阵列固定、与阵列可编程简化了制造工艺、速度提高、成本降低简化了制造工艺、速度提高、成本降低通用阵列逻辑通用阵列逻辑GALGAL（Generic Array LogicGeneric Array Logic）用户可定义每个输出的结构和功能用户可定义每个输出的结
41、构和功能功能更强，使用更灵活，应用更广泛功能更强，使用更灵活，应用更广泛第3章 数字逻辑基础复杂可编程逻辑器件CPLD（Complex PLD）将类似于将类似于GALGAL的电路作为其一个基本单元的电路作为其一个基本单元通过可编程开关实现基本单元之间的相互连接通过可编程开关实现基本单元之间的相互连接基本单元基本单元可编程的与阵列和或阵列构成组合逻辑可编程的与阵列和或阵列构成组合逻辑触发器实现时序逻辑触发器实现时序逻辑但寄存器资源相对较少但寄存器资源相对较少适合设计组合逻辑较多的电路适合设计组合逻辑较多的电路可编程开关可编程开关采用电擦除可编程只读存储器采用电擦除可编程只读存储器EEPROMEE
42、PROM技术技术编程后能够保持不变编程后能够保持不变第3章 数字逻辑基础现场可编程门阵列FPGA有大量基本单元、且通过可编程开关互连有大量基本单元、且通过可编程开关互连基本单元不同于基本单元不同于CPLDCPLD组合逻辑部分基于查找表组合逻辑部分基于查找表LUTLUT结构结构寄存器资源相对丰富寄存器资源相对丰富适合设计时序逻辑较多的电路适合设计时序逻辑较多的电路可编程开关可编程开关把编程信息存储在静态随机访问存储器把编程信息存储在静态随机访问存储器SRAMSRAM单元单元必须在通电之后立即向必须在通电之后立即向SRAMSRAM加载编程信息加载编程信息FPGAFPGA（Field Program
43、mable Gate ArrayField Programmable Gate Array）第3章 数字逻辑基础3.5.2 电子设计自动化EDA现代电子设计方法和实现手段现代电子设计方法和实现手段以硬件描述语言以硬件描述语言HDLHDL表达设计意图表达设计意图采用采用EDAEDA工具作为软件开发环境工具作为软件开发环境基于基于GALGAL、CPLDCPLD、FPGAFPGA等器件等器件利用计算机辅助设计实现硬件设计软件化利用计算机辅助设计实现硬件设计软件化EDAEDA（Electronic Design AutomationElectronic Design Automation）PLDPLD
44、器件的广泛应用器件的广泛应用完善的开发环境完善的开发环境集成电路设计规模的增大集成电路设计规模的增大第3章 数字逻辑基础1.硬件描述语言HDL可以对硬件进行描述的计算机语言可以对硬件进行描述的计算机语言既具有一般高级程序设计语言的功能特性既具有一般高级程序设计语言的功能特性又具有描述硬件电路的能力又具有描述硬件电路的能力IEEEIEEE国际标准国际标准VHDLVHDL（Very high speed integrated circuit HDLVery high speed integrated circuit HDL）Verilog HDLVerilog HDLHDLHDL（Hardware
45、 Description LanguageHardware Description Language）第3章 数字逻辑基础2.VHDL语言程序简介ENTINY decoder2to4 ISENTINY decoder2to4 IS-实体声明实体声明 PORT(PORT(-端口说明端口说明 x:IN bit_vector(1 DOWNTO 0);x:IN bit_vector(1 DOWNTO 0);-输入引脚输入引脚x1x1和和x0 x0 y:OUT bit_vector(3 DOWNTO 0);y:OUT bit_vector(3 DOWNTO 0);-输出引脚输出引脚y3y3y0y0 EN
46、D decoder2to4;END decoder2to4;-实体结束实体结束ARCHITECTURE comb OF decoder2to4 ISARCHITECTURE comb OF decoder2to4 IS-结构体声明结构体声明 BEGINBEGIN-描述实体的逻辑功能描述实体的逻辑功能 WITH x SELECTWITH x SELECT-并行信号选择赋值语句并行信号选择赋值语句 y=0001 WHEN 00,y=0001 WHEN 00,-输入输入0000时的输出时的输出 0010 WHEN 01,0010 WHEN 01,-输入输入0101时的输出时的输出 0100 WHEN
47、 10,0100 WHEN 10,-输入输入1010时的输出时的输出 1000 WHEN OTHERS;1000 WHEN OTHERS;-其他输入其他输入END comb;END comb;-结构体结束结构体结束第3章 数字逻辑基础3.EDA设计流程设计输入设计输入针对应用问题，编辑源程序文件输入计算机针对应用问题，编辑源程序文件输入计算机功能模拟（仿真）功能模拟（仿真）部分编译，综合分析逻辑功能部分编译，综合分析逻辑功能物理设计物理设计给目标器件指定引脚，全程编译给目标器件指定引脚，全程编译时序模拟（仿真）时序模拟（仿真）模拟器显示波形，验证时序要求模拟器显示波形，验证时序要求器件编程器件
48、编程编译结果下载到目标器件，生成集成电路芯片编译结果下载到目标器件，生成集成电路芯片熟熟悉悉数数字字信信号号的的特特点点，理理解解逻逻辑辑变变量量、逻逻辑辑电电路路、逻辑代数的概念逻辑代数的概念掌掌握握逻逻辑辑与与、或或、非非逻逻辑辑关关系系，以以及及它它们们的的逻逻辑辑表达式、真值表、逻辑符号、运算规则表达式、真值表、逻辑符号、运算规则熟熟悉悉与与非非、或或非非、异异或或的的逻逻辑辑规规律律、表表达达式式和和逻逻辑符号辑符号掌掌握握逻逻辑辑代代数数的的基基本本运运算算规规则则、基基本本运运算算定定律律和和重要规则重要规则熟熟悉悉用用真真值值表表、逻逻辑辑表表达达式式、逻逻辑辑电电路路图图表表
49、达达逻逻辑函数的方法辑函数的方法掌握简单的逻辑化简方法（最简与或式）掌握简单的逻辑化简方法（最简与或式）教学要求第3章 数字逻辑基础-1了了解解门门电电路路、逻逻辑辑电电平平的的概概念念，理理解解晶晶体体管管的的开开关特性，关特性，TTLTTL和和MOSMOS型集成电路的特点型集成电路的特点掌握三态门的特点、用途和电路符号掌握三态门的特点、用途和电路符号了了解解组组合合逻逻辑辑电电路路的的概概念念，掌掌握握编编码码器器、译译码码器器和加法器的作用和加法器的作用了了解解时时序序逻逻辑辑电电路路的的概概念念，掌掌握握触触发发器器、寄寄存存器器和计数器的作用和计数器的作用理解基本理解基本R-SR-S
50、触发器，掌握触发器，掌握D D触发器触发器理解同步时钟、有效电平，熟悉电平和边沿触发理解同步时钟、有效电平，熟悉电平和边沿触发了了解解PLDPLD器器件件的的特特点点及及其其发发展展，理理解解HDLHDL语语言言的的作作用和用和EDAEDA的设计流程的设计流程教学要求第3章 数字逻辑基础-23.13.1 简答题（简答题（2 2、3 3、5 5、7 7、9 9）3.23.2 判断题（判断题（1 1、3 3、5 5、6 6、1010）3.33.3 填空题（填空题（1 1、3 3、7 7、8 8、9 9）3.63.6 3.9 3.9 3.10 3.11 3.13 3.143.10 3.11 3.13