《可编程逻辑器件复习.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件复习.ppt（60页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、教材：教材：EDA技术实用教程技术实用教程-VHDL版版可编程逻辑器件可编程逻辑器件复习复习第一章第一章概述概述1.可编程逻辑器件的主流器件是：可编程逻辑器件的主流器件是：FPGA/CPLD2.常用的硬件描述语言常用的硬件描述语言(HDL)：VHDL、VerilogHDL、SystemVerilog和和SystemC。第一章第一章概述概述3.自顶向下设计：一种逐步求精的设计程序的过程和方法。自顶向下设计：一种逐步求精的设计程序的过程和方法。对要完成的任务进行分解，先对最高层次中的问题进行定义、对要完成的任务进行分解，先对最高层次中的问题进行定义、设计、编程和测试，而将其中未解决的问题作为一个子
2、任务设计、编程和测试，而将其中未解决的问题作为一个子任务放到下一层次中去解决。这样逐层、逐个地进行定义、设计、放到下一层次中去解决。这样逐层、逐个地进行定义、设计、编程和测试，直到所有层次上的问题均由实用程序来解决，编程和测试，直到所有层次上的问题均由实用程序来解决，就能设计出具有层次结构的程序。就能设计出具有层次结构的程序。按自顶向下的方法设计时按自顶向下的方法设计时,设计师首先对所设计的系统要设计师首先对所设计的系统要有一个全面的理解。然后从顶层开始有一个全面的理解。然后从顶层开始,连续地逐层向下分解连续地逐层向下分解,直到系统的所有模块都小到便于掌握为止。直到系统的所有模块都小到便于掌握
3、为止。第一章第一章概述概述4.VHDL的自顶向下设计流程：的自顶向下设计流程：第一章第一章概述概述5.EDA：EDA是是电子设计自动化电子设计自动化（ElectronicDesignAutomation）的缩写，在）的缩写，在20世纪世纪60年代中期从年代中期从计算机辅助计算机辅助设计设计（CAD）、）、计算机辅助制造计算机辅助制造（CAM）、）、计算机辅助测试计算机辅助测试（CAT）和）和计算机辅助工程计算机辅助工程（CAE）的概念发展而来的。）的概念发展而来的。EDA技术就是以计算机为工具，设计者在技术就是以计算机为工具，设计者在EDA软件平台上，用硬件软件平台上，用硬件描述语言描述语言V
4、HDL完成设计文件，然后由计算机自动地完成逻辑编译、完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。度。第一章第一章概述概述6.VHDL的的EDA设计流程设计流程图形输入图形输入原理图输入原理图输入状态图输入状态图输入波形图输入波形图输入HDL文本输入
5、文本输入n设计输入：通过设计输入编辑器设计输入：通过设计输入编辑器第一章第一章概述概述将用行为和功能层次表达的电子系统转换为转换为低层次的将用行为和功能层次表达的电子系统转换为转换为低层次的便于具体实现的模块组合装配的过程。便于具体实现的模块组合装配的过程。综合器：在综合器：在EDA工具中，能完成在目标系统器件上布局工具中，能完成在目标系统器件上布局布线软件。布线软件。综合器可把综合的综合器可把综合的Verilog/VHDL语言转换为硬语言转换为硬件电路网表。件电路网表。编译器：将软件程序翻译成基于某种特定编译器：将软件程序翻译成基于某种特定CPU的机器代的机器代码，不需要任何与硬件相关的器件
6、库和工艺库参与编译。码，不需要任何与硬件相关的器件库和工艺库参与编译。适配器也称布局布线器，完成目标系统在器件上的布局布线，适配器也称布局布线器，完成目标系统在器件上的布局布线，将综合器产生的网表文件配置于指定的目标器件中，使之产将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。生最终的下载文件。nHDL综合综合6.EDA设计流程设计流程n适配：适配：即结构综合。即结构综合。n设计输入设计输入第一章第一章概述概述nHDL综合综合6.EDA设计流程设计流程n适配适配n编程下载编程下载n设计输入设计输入下载器（编程器）把设计下载到对应的实际器件中，下载器（编程器）把设计下载到对
7、应的实际器件中，实现硬件设计。即将适配后生成的下载或配置文件，实现硬件设计。即将适配后生成的下载或配置文件，通过编程器或编程电缆向通过编程器或编程电缆向FPGA或或CPLD下载以便进行下载以便进行硬件调试和验证。硬件调试和验证。通常，将对通常，将对CPLD的下载称为编程，对的下载称为编程，对FPGA中的中的SRAM进行直接下载的方式称为配置。进行直接下载的方式称为配置。n时序仿真与功能仿真：时序仿真与功能仿真：通过仿真器实现通过仿真器实现第一章第一章概述概述7.QuartusII（结合第（结合第4章学习）章学习）QuartusII是是Altera提供的提供的FPGA/CPLD开发集成环境。开发
8、集成环境。QuartusII提供了完整的多平台设计环境，能满足各种特定设提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统（计的需要，也是单芯片可编程系统（SOPC）设计的综合性环）设计的综合性环境和境和SOPC开发的基本设计工具，并为开发的基本设计工具，并为AlteraDSP开发包进行开发包进行系统模型设计提供了集成综合环境。系统模型设计提供了集成综合环境。QuartusII支持原理图、支持原理图、VHDL、VerilogHDL以及以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自）等多种设计输入形式，内嵌自有
9、的综合器以及仿真器，可以完成从设计输入到硬件配置的完整有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。设计流程。QuartusII支持支持Altera的的IP核，包含了核，包含了LPM/MegaFunction宏功能宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方计流程的各个阶段使用熟悉的第三方EDA工具。工具。第一章第一章概述概述8.IP核核第第2章章
10、概述概述1.CPLD结构结构CPLD(ComplexProgrammableLogicDevice)复杂复杂可编程逻辑可编程逻辑器件器件，是从，是从PAL和和GAL器件发展出来的器件，相对而言规模大，器件发展出来的器件，相对而言规模大，结构复杂，属于结构复杂，属于大规模集成电路大规模集成电路范围。是一种用户根据各自需要范围。是一种用户根据各自需要而自行构造逻辑功能的而自行构造逻辑功能的数字集成电路数字集成电路。其基本设计方法是借助集。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（目标
11、文件，通过下载电缆（“在系统在系统”编程）将代码传送到目标编程）将代码传送到目标芯片芯片中，实现设计的数字系统中，实现设计的数字系统.CPLD主要是由可编程逻辑主要是由可编程逻辑宏单元宏单元(MC，MacroCell)围绕中心的可围绕中心的可编程互连编程互连矩阵矩阵单元组成。其中单元组成。其中MC结构较复杂，并具有复杂的结构较复杂，并具有复杂的I/O单单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻
12、辑电路具有时间可预测性，避免了分段式互连结构时所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。序不完全预测的缺点。第第2章章概述概述1.CPLD结构结构将以乘积项结构方式构成逻辑行为的器件称为将以乘积项结构方式构成逻辑行为的器件称为CPLD，如，如Lattice的的ispLSI系列、系列、Xilinx的的XC9500系列、系列、Altera的的MAX7000S系列和系列和Lattice(原原Vantis)的的Mach系列等。系列等。在编程方式上在编程方式上,CPLD主要是基于主要是基于E2PROM或或FLASH存储器编程存储器编程,编编程次数可达程次数可达1万次万
13、次,优点是系统断电时编程信息也不丢失。优点是系统断电时编程信息也不丢失。CPLD又又可分为在编程器上编程和在可分为在编程器上编程和在系统编程系统编程两类。两类。第第2章章概述概述2.FPGA结构结构将以查表法结构方式构成逻辑行为的器件称为将以查表法结构方式构成逻辑行为的器件称为FPGA，如，如Xilinx的的SPARTAN系列、系列、Altera的的FLEX10K或或ACEX1K系列等。系列等。FPGA大部分是基于大部分是基于SRAM编程编程,编程信息在系统断电时丢失编程信息在系统断电时丢失,每次每次上电时上电时,需从器件外部将编程数据重新写入需从器件外部将编程数据重新写入SRAM中。其优点是
14、可中。其优点是可以编程任意次以编程任意次,可在工作中快速编程可在工作中快速编程,从而实现板级和系统级的动态从而实现板级和系统级的动态配置。配置。查找表（查找表（Look-Up-Table)简称为简称为LUT，LUT本质上就是一个本质上就是一个RAM。目前目前FPGA中多使用中多使用4输入的输入的LUT，所以每一个，所以每一个LUT可以看成一个有可以看成一个有4位地址线的位地址线的16x1的的RAM。当用户通过原理图或当用户通过原理图或HDL语言描述了一语言描述了一个逻辑电路以后，个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有开发软件会自动计算逻辑电路的所有可能的结果，并把结果
15、事先写入可能的结果，并把结果事先写入RAM,这样，每这样，每输入一个信号进行输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。后输出即可。第第2章章概述概述概念：概念：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：数据对象：常数、信号、变量数据对象：常数、信号、变量VHDL:第第3
16、章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章
17、、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章
18、章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章1.VHDL的语言要素：的语言要素：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和
19、语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结
20、构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：
21、VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:
22、第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：组合逻辑电路的设计组
23、合逻辑电路的设计时序逻辑电路的设计时序逻辑电路的设计相关程序见书中例题及相关程序见书中例题及5个仿真实验个仿真实验库：库：WORK库（工作库）和资源库库（工作库）和资源库程序包：程序包：子程序：子程序：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章2.VHDL的结构和语法：的结构和语法：VHDL:第第3章、第章、第5章、第章、第7章、第章、第9章和第章和第10章章3.有限状态机设计：有限状态机设计：为什么要使用状态机？为什么要使用状态机？Moor
24、e型和型和Mealy型状态机的设计型状态机的设计状态编码状态编码安全状态机设计安全状态机设计怎么排除毛刺？怎么排除毛刺？第第6章章宏功能模块与宏功能模块与IP应用应用什么是宏功能模块？什么是宏功能模块？什么是什么是IP核？核？QuartusII的的MegaWizardPlug-InManager管理器可以帮助用管理器可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件，然后可户建立或修改包含自定义宏功能模块变量的设计文件，然后可以在顶层设计文件中对这些文件进行例化。以在顶层设计文件中对这些文件进行例化。第第8章章系统优化和时序分析系统优化和时序分析系统优化：资源优化和速度优化系统优化：资源优化和速度优化优化方法：优化方法：资源优化：资源共享、逻辑优化、串行化资源优化：资源共享、逻辑优化、串行化速度优化：流水线设计、寄存器配平、关键路径法、速度优化：流水线设计、寄存器配平、关键路径法、乒乓操作法、加法书法。乒乓操作法、加法书法。第第11章章系统仿真系统仿真功能仿真功能仿真时序仿真时序仿真行为仿真行为仿真测试基准测试基准ModelSim的用途的用途试题类型试题类型填空题填空题选择题选择题程序找错程序找错程序填空程序填空程序分析程序分析程序功能分析程序功能分析程序解释程序解释编程序编程序