2可编程逻辑器件.ppt

《2可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《2可编程逻辑器件.ppt（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、可编程逻辑器件可编程逻辑器件2021/9/171湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄2 22.1 2.1 可编程逻辑器件概述可编程逻辑器件概述 PLD PLD是可编程逻辑器件（是可编程逻辑器件（Programmable Programmable Logic DevicesLogic Devices）的英文缩写，是）的英文缩写，是EDAEDA得以实现的硬件得以实现的硬件基础，通过编程，可灵活方便地构建和修改数字电子基础，通过编程，可灵活方便地构建和修改数字电子系统。系统。2.1.1 PLD2.1.1 PLD发展历程发展历程（1 1）2020世纪世纪7070年代，熔丝编程的

2、年代，熔丝编程的PROMPROM和可编程逻和可编程逻辑阵列（辑阵列（Programmable Logic Array,PLAProgrammable Logic Array,PLA）器件）器件是最早的可编程逻辑器件。是最早的可编程逻辑器件。（2 2）2020世纪世纪7070年代末，对年代末，对PLAPLA进行了改进，进行了改进，AMDAMD公公司推出可编程阵列逻辑（司推出可编程阵列逻辑（Programmable Array Programmable Array Logic,PALLogic,PAL）器件。）器件。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3

3、3（3）20世纪世纪80年代初，年代初，Lattice公司发明了通用阵公司发明了通用阵列逻辑（列逻辑（Generic Array Logic,GAL）器件，）器件，GAL比比PAL使用更加灵活。使用更加灵活。（4）20世纪世纪80年代中期，年代中期，Xilinx公司提出现场可编公司提出现场可编程概念，同时生产出世界上第一片程概念，同时生产出世界上第一片FPGA器件。同器件。同一时期，一时期，Altera公司推出公司推出EPLD（Erasable Progammable Logic Device）器件，较）器件，较GAL器件器件有更高的集成度，可以用紫外线或电擦除，但内部有更高的集成度，可以用紫

4、外线或电擦除，但内部互连能力比较弱。互连能力比较弱。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄4 4（5）20世纪世纪80年代末，年代末，Lattice公司提出了在系公司提出了在系统可编程（统可编程（In System Programmable,ISP）技）技术。此后推出了一系列具有在系统可编程能力的术。此后推出了一系列具有在系统可编程能力的CPLD器件，器件，CPLD增加了内部互连线，改进了内增加了内部互连线，改进了内部结构体系，比部结构体系，比EPLD性能更好，设计更加灵活。性能更好，设计更加灵活。（6）进入）进入20世纪世纪90年代后，高密度年代后，高

5、密度PLD在生产工在生产工艺、器件的编程和测试技术等方面都有了飞速发艺、器件的编程和测试技术等方面都有了飞速发展。器件的可用逻辑门数超过了百万门，并出现展。器件的可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块的了内嵌复杂功能模块的SoPC（System on Programmalbe Chip）。）。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄5 52.1.2 可编程逻辑器件的特点可编程逻辑器件的特点（1）减小系统体积）减小系统体积（2）增强逻辑设计的灵活性）增强逻辑设计的灵活性（3）缩短设计周期，降低了系统成本）缩短设计周期，降低了系统成本（4）提高系统

6、处理速度）提高系统处理速度（5）提高系统的可靠性）提高系统的可靠性（6）系统具有加密功能）系统具有加密功能2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄6 62.1.3 可编程逻辑器件的分类可编程逻辑器件的分类（1）按集成度分）按集成度分 简单简单PLD，逻辑门数，逻辑门数500门以下，包括门以下，包括PROM、PLA、PAL、GAL等器件。等器件。复杂复杂PLD，芯片集成度高，逻辑门数，芯片集成度高，逻辑门数500门以上，一般门以上，一般以以GAL22V10作参照，集成度大于作参照，集成度大于GAL22V10的称为复杂的称为复杂PLD，包括，包括EPLD、CP

7、LD、FPGA等器件。等器件。（2）按编程结构分）按编程结构分 乘积项结构乘积项结构PLD，其基本结构为，其基本结构为“与或与或”，包括，包括PROM、PLA、PAL、GAL、EPLD、CPLD等器件。等器件。查找表结构查找表结构PLD，由简单的查找表组成可编程门，再构，由简单的查找表组成可编程门，再构成阵列形式，成阵列形式，FPGA属此类器件。属此类器件。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄7 7（3）按互连结构分）按互连结构分 确定型确定型PLD。确定型确定型PLD提供的互连结构，每次用相同的提供的互连结构，每次用相同的互连线布线，其时间特性可以确

8、定预知（如由数据手册查出）互连线布线，其时间特性可以确定预知（如由数据手册查出），是固定的，如，是固定的，如CPLD。统计型统计型PLD。统计型结构是指设计系统时，其时间特性是统计型结构是指设计系统时，其时间特性是不可以预知的，每次执行相同的功能时，却有不同的布线模不可以预知的，每次执行相同的功能时，却有不同的布线模式，因而无法预知线路的延时，如式，因而无法预知线路的延时，如Xilinx公司的公司的FPGA器件。器件。（4）按编程工艺分）按编程工艺分 熔丝型熔丝型PLD。反熔丝型反熔丝型PLD。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄8 8 EPROM型型

9、PLD。EEPROM型型PLD SRAM型型PLD 2.2 简单简单PLD原理原理2.2.1 PLD中阵列的表示方法中阵列的表示方法图图2.1 输入缓冲器输入缓冲器 图图2.2 PLD中中“与与”阵列表示阵列表示 2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄9 9图2.3 PLD的连接方式2.2.2 PROM图2.4 PROM结构示意图 图2.5 用PROM完成半加器逻辑阵列 2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄10 102.2.3 PLA器件器件图2.6 PLA结构示意图2021/9/17湖南科技大学湖南科技大学 计

10、算机学院计算机学院 戴祖雄戴祖雄11 11图2.7 PLA与PROM的比较2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄12 122.2.4 PAL图2.8 PAL结构2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄13 132.2.5 GAL器件器件图2.9 GAL16V8D的外部引脚结构图2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄14 14图2.10 CPLD结构示意图2.3 CPLD的结构与工作原理的结构与工作原理2.3.1 CPLD的基本结构的基本结构2021/9/17湖南科技大学湖南科技

11、大学 计算机学院计算机学院 戴祖雄戴祖雄15 152.3.2 Altera公司MAX系列CPLD简介图2.11 MAX7128S内部结构图2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄16 161逻辑阵列块逻辑阵列块 对于每个对于每个LAB有下列输入信号：有下列输入信号：（1）来自通用逻辑输入的）来自通用逻辑输入的PIA的的36个信号；个信号；（2）用于寄存器辅助功能的全局控制信号；）用于寄存器辅助功能的全局控制信号；（3）从）从I/O引脚到寄存器的直接输入通道。引脚到寄存器的直接输入通道。2宏单元宏单元 每个可编程的触发器可以按每个可编程的触发器可以按3种不同

12、方式实现时钟控制：种不同方式实现时钟控制：（1）全局时钟模式。全局时钟输入直接和寄存器的）全局时钟模式。全局时钟输入直接和寄存器的CLK端端相连，实现最快的输出。相连，实现最快的输出。（2）全局时钟带高电平有效时钟使能信号模式。这种模式）全局时钟带高电平有效时钟使能信号模式。这种模式提供每个触发器的时钟使能信号，由于仍使用全局时钟，输提供每个触发器的时钟使能信号，由于仍使用全局时钟，输出速度较快。出速度较快。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄17 17（3）乘积项时钟模式。在这种模式下，时钟来自）乘积项时钟模式。在这种模式下，时钟来自I/O引脚或隐埋

13、的宏单元，输出速度较慢。引脚或隐埋的宏单元，输出速度较慢。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄18 183扩展乘积项扩展乘积项（1）共享扩展项）共享扩展项图2.13 共享扩展项2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄19 19（2）并联扩展项）并联扩展项图2.14 并联扩展项2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄20204可编程连线阵列可编程连线阵列图2.15 PIA与LAB连接方式2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄21 215I/

14、O控制块控制块图2.16 EPM7128S器件的I/O控制块使能2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄22222.4 FPGA结构与工作原理结构与工作原理2.4.1 FPGA的基本结构的基本结构图2.17 FPGA的结构原理2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄23232.4.2 Xilinx公司公司XC3000系列的结构系列的结构1可配置逻辑块可配置逻辑块图2.18 XC3000的CLB结构2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄24242输入输出模块输入输出模块IOB图2.

15、19 XC3000系列的IOB2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄25253配置存储单元配置存储单元图2.20 配置存储单元2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄26264可编程互连可编程互连互连线有互连线有3种：种：（1）通用互连通用互连（General Purpose Interconnect,GPI），是夹在），是夹在CLB之间的之间的5根金属连线，有横线和根金属连线，有横线和纵线，相交处有转接矩阵，可编程互连。纵线，相交处有转接矩阵，可编程互连。（2）直接互连直接互连（Direct Interconnec

16、t），提供相邻），提供相邻CLB之间或之间或CLB与与IOB之间的直接连接。之间的直接连接。（3）长线长线（Longlines），是夹在），是夹在CLB之间不通过之间不通过转接矩阵的连续金属连线，与转接矩阵的连续金属连线，与IOB相邻时还有附加的相邻时还有附加的长线。长线。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄27272.5 常用常用FPGA/CPLD产品简介产品简介2.5.1 ALTERA公司的公司的FPGA/CPLD器件系列器件系列（1）FLEX器件系列器件系列FPGA（2）APEX和和APEX II器件系列器件系列FPGA（3）ACEX器件系列器件

17、系列FPGA（4）Stratix器件系列器件系列FPGA（5）MAX系列系列CPLD2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄28282.5.2 Lattice公司公司CPLD器件系列器件系列下面主要介绍常用的下面主要介绍常用的ispLSI/MACH系列。系列。（1）ispLSI1000系列系列（2）ispLSI2000系列系列（3）ispLSI3000系列系列（4）ispLSI5000系列系列（5）ispLSI6000系列系列（6）ispLSI8000系列系列（7）ispMACH4000系列系列（8）ispLSI5000VE/ispMACH5000系列系列

18、（9）ispXPLDTM 5000MX系列系列2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄29292.5.3 Xilinx公司的公司的FPGA/CPLD器件系列器件系列（1）Virtex器件系列器件系列FPGA（2）Virtex E和和Virtex Pro器件系列器件系列FPGA（3）Spartan 器件系列器件系列FPGA（4）XC9500器件系列器件系列CPLD2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄30302.6 FPGA/CPLD的测试技术的测试技术2.6.1 内部逻辑测试内部逻辑测试 FPGA/CPLD的内部逻辑

19、测试是为了保证设计的的内部逻辑测试是为了保证设计的正确性和可靠性。由于设计时总有可能考虑不周，正确性和可靠性。由于设计时总有可能考虑不周，在设计完成后，必须经过测试，而为了对复杂逻辑在设计完成后，必须经过测试，而为了对复杂逻辑进行测试，在设计时就必须考虑用于测试的逻辑电进行测试，在设计时就必须考虑用于测试的逻辑电路，即进行可测性设计（路，即进行可测性设计（Design For Test,DFT），），在设计完成后用来测试关键逻辑。在设计完成后用来测试关键逻辑。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄31 312.6.2 JTAG边界测试技术边界测试技术表2

20、.1 边界扫描I/O引脚功能2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3232图2.21 JTAG BST电路内部结构图2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3333内部寄存器组包括以下寄存器：内部寄存器组包括以下寄存器：（1）指令寄存器（）指令寄存器（Instruction Register）（2）旁路寄存器（）旁路寄存器（Bypass Register）（3）边界扫描寄存器（）边界扫描寄存器（Board Scan Register）（4）器件）器件ID寄存器寄存器（5）ISP/ICR寄存器寄存器（6）其它寄存器）其

21、它寄存器2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3434TAP控制器的命令模式有：（1）SAMPLE/PRELOAD模式。该指令模式允许在不中断器件正常工作状态的情况下捕获器件内部数据。（2）EXTEST模式。该指令模式主要用于器件外部引脚的测试。（3）BYPASS模式。该指令模式是TAP控制器缺省的测试数据的串行移位模式，数据信号在TCK上升沿进入，通过Bypass寄存器，在TCK下降沿输出。（4）IDCODE模式。该指令模式用来标识IEEE Std1149.1链中的器件。（5）USERCODE模式。该指令模式用来标识IEEE Std1149.1l链中的

22、用户器件的用户电子标签UES(User Electronic Signature)。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄35352.7 FPGA和和CPLD的比较的比较（1）编程单元。编程单元。查找表型查找表型FPGA的编程单元为的编程单元为SRAM结构，可以无限次编程，但它属于易失性元件，结构，可以无限次编程，但它属于易失性元件，掉点后芯片内信息要丢失；而掉点后芯片内信息要丢失；而CPLD则采用则采用EEPROM编程单元，不仅可无限次编程，且掉电后片内信息不编程单元，不仅可无限次编程，且掉电后片内信息不会丢失。会丢失。（2）逻辑功能块。逻辑功能块。F

23、PGA的的CLB阵列在结构形式上阵列在结构形式上克服了克服了CPLD中那种固定的中那种固定的“与与-或或”逻辑阵列结构的逻辑阵列结构的局限性，在组成一些复杂的、特殊的数字系统时现得局限性，在组成一些复杂的、特殊的数字系统时现得更加灵活。更加灵活。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3636（3）内部连线结构。内部连线结构。CPLD的信号汇总于编程内连的信号汇总于编程内连矩阵，然后分配到各个矩阵，然后分配到各个CLB，因此信号通路固定，系，因此信号通路固定，系统速度可以预测。而统速度可以预测。而FPGA的内连线分布在的内连线分布在CLB的周的周围，且编程

24、的种类和编程点很多，使布线相当灵活。围，且编程的种类和编程点很多，使布线相当灵活。但由于每个信号的传输途径各异，传输延迟时间是不但由于每个信号的传输途径各异，传输延迟时间是不确定的，这不仅会给设计工作带来麻烦，而且也限制确定的，这不仅会给设计工作带来麻烦，而且也限制了器件的工作速度。了器件的工作速度。（4）芯片逻辑利用率。芯片逻辑利用率。由于由于FPGA的的CLB的规模小，的规模小，可分为组合和时序两个独立的电路，又有丰富的内部可分为组合和时序两个独立的电路，又有丰富的内部连线，系统综合时可进行充分的优化，芯片的逻辑利连线，系统综合时可进行充分的优化，芯片的逻辑利用率比用率比CPLD要高。要高

25、。2021/9/17湖南科技大学湖南科技大学 计算机学院计算机学院 戴祖雄戴祖雄3737（5）内部功耗。内部功耗。CPLD的功耗一般在的功耗一般在0.5W2.5W之之间，而间，而FPGA的功耗只有的功耗只有0.25mW5mW，静态时几，静态时几乎没有功耗。乎没有功耗。（6）应用范围。应用范围。鉴于鉴于FPGA和和CPLD在结构上的上在结构上的上述差异，其适用范围也有所不同。一般述差异，其适用范围也有所不同。一般FPGA主要主要用于数据通路、多用于数据通路、多I/O口及多寄存器的系统；而口及多寄存器的系统；而CPLD则使用于高速总线接口、复杂状态机等对速则使用于高速总线接口、复杂状态机等对速度要求较高的系统。度要求较高的系统。（7）CPLD保密性好，保密性好，FPGA保密性差。保密性差。（8）CPLD的连续式布线结构决定了它的时序延迟的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而是均匀的和可预测的，而FPGA的分段式布线结构的分段式布线结构决定了其延迟的不可预测性。决定了其延迟的不可预测性。2021/9/17