《2023年计算机组成原理知识点.docx》由会员分享，可在线阅读，更多相关《2023年计算机组成原理知识点.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第一课时1、指令分为操作码和地址码，操作码指明了操作类型，地址码指明了对哪两个数进行操作。2、CPU的时钟频率也即是CPU的主频。3计算机系统结构：概念性结构和功能特性。是指硬件子系统的概念性结构和功能特性。由指令系统所规定的所有属性，所以也称指令集体系结构。重要研究计算机系统软件和硬件的功能分派，以及如何最佳地实现分派给硬件的功能。例如：指令系统中是否涉及乘法指令？4、计算机组织：也称计算机组成：计算机重要部件的类型、数量、组成方式、控制方式和信息流动方式以及互相连接而构成的而系统。重要研究数据和指令的组织，数据的存取、传送和加工解决。数据流和指令流的控制方式基本运算的算法 例如：如何实现乘
2、法指令？5计算机实现：计算机功能的物理实现。6、加法指令执行速度由于加法指令能反映乘除等运算，而其他指令的执行时间也大体与加法指令相称。7、CPI，执行一条指令所需时钟周期数，是主频的倒数。8、等效指令速度法9存储器不仅能存放数据，并且也能存放指令，两者在形式上没有区别，但计算机应能区分数据还是指令。10 有时我们说某个特定的功能是由硬件实现的，但并不是说不要编写程序，如乘法功能可由乘法器这个硬件实现，但要启动这个硬件（乘法器）工作，必须先执行程序中的乘法指令。11 指令译码器是译指令的操作码。而是在读出之前就知道将要读的信息是数据还是指令了12 在计算机领域中，站在某一类用户的角度，假如感觉
3、不到某个事物或属性的存在，即“看”不到某个事物或属性，则称为“对xxxx用户而言，某个事物或属性是透明的”。13程序控制器：（PC）是执行指令的机器。14 机器字长定义为CPU中在同一时间内一次可以解决的二进制数的位数，事实上就是CPU中数据通路的位数15 浮点运算器的数据通路要宽得多。16所以一般把定点运算器的数据通路宽度定为机器字长。由于机器字长与内存单元的地址位数有关，而地址计算是在定点运算器中进行的。17、一个字的宽度并不等于机器字长。在80x86系列中，一个字的宽度为16位。18、 “存储单元”指存储器中具有相同地址的若干个存储元件（或称存储元、存储基元、记忆单元）构成的一个存储单元
4、中的二进制代码，其宽度等于一个编址单位的长度，可以是8位、16位、32位等。现在，大多数计算机是按字节编址的，即：每一个字节（8位）有一个地址，编址单位就是一个字节，所以一个存储单元的宽度（位数）是8位。由此可见，一个数据（如：32位整数、32位浮点数或64位浮点数等）也许占多个存储单元。一次从存储器读出或写入的信息也也许有多个存储单元。19“指令字长”：指指令的位数。有定长指令字机器和不定长指令字机器。定长指令字机器中所有指令的位数是相同的，目前定长指令字大多是32位指令字。不定长指令字机器的指令有长有短，但每条指令的长度一般都是8的倍数。所以，一个指令字在存储器中存放时，也许占用多个存储单
5、元；从存储器读出并通过总线传输时，也许分多次进行，也也许一次读多条指令。20 MAR为存储器地址寄存器：是主存和CPU之间的接口21 按字节编址的，也即：每一个字节（8位）有一个地址。编址单位就是一个字节所以一个存储单元的宽度（位数）是8位22 存储元件又叫存储元，或存储基元，记忆单元。23二进制并不符合人们的习惯，但是计算机内部仍采用二进制来表达信息的因素：是由于二进制有如下的优点：0/1两个状态易物理实现，运算规则简朴。工作可靠也即：1+1=0,0+0=0；1+0=1,0+1=1 非常像C语言中的异或运算符！计算机由逻辑电路组成的，逻辑电路通常只有两个状态，例如开关的接通与断开，晶体管的饱
6、和与截止。电压电平的高与低。简化运算：二进制运算法则简朴：求积运算法则只有三个。也即1*1=1 1*0=0 0*0=0二进制数的运算：0-0=0； 1-1=0 0-1=1 1-0=1逻辑运算 发现：数的进制与数组有相同之处，178=1*102+7*101+8*100，而数组中的元素也是从0开始的！0|0=0 0|1=1 1|0=1 1|1=1算术运算会发生进位和借位，而逻辑运算则按位独立进行！除2取余，直到商为0，然后倒排！十进制小数化为二进制小数。规则：乘2取整，直到小数部分为0，然后顺排！为什么需要八进制？由于使用2进制太长了，而使用八进制保持了二进制数的表达特点。将一个十进制的多位数转化
7、为二进制，假如需要计算多次的话，可以先转化为十六进制，然后再转化为二进制！同样，假如一个二进制很长的话，我们也可以先将其转化为16进制，然后再转化为十进制！原码、反码和补码：矢量图只记录线段的两端，所用的字节就少多了，但是格式不同，需要转换！位图。声音是一种连续变化的模拟量。对声音信号按固定的时间进行采样。从而把它变成数字量。第三章：系统总线CPU能像访问主存同样访问输入输出模块！给出输入输出模块地址和控制信息。在某些情况下I/O模块和主存之间可以直接互换数据在某些情况下I/O模块和主存之间可以直接互换数据DMA控制器：要能给出所访问的主存单元的地址I/O模块（如：DMA控制器）要能对主存给出
8、读/写控制信息DMA控制器：直接存储器访问。输入输出模块：有两种数据，一种是内部数据（CPU送来的），另一种是外部数据。（键盘、鼠标送来的）CPU只能取指令，而不能送出指令！I/O模块将中断请求信号送CPU部件与部件之间的信息互换。我们把连接各部件的通路的集合称为互连结构，互连结构有分散结构和总线结构地址总线地址线给出源数据或目的数据所在的主存单元或I/O端口的地址。地址线的宽度反映最大的寻址空间。但是也有些总线没有单独的地址线，地址信息通过数据线来传送，这种情况称为数据/地址复用一条总线。时钟：用于总线同步。 复位：初始化所有设备。总线请求：表白发出该请求信号的设备要使用总线。总线允许：表白
9、接受到该允许信号的设备可以使用总线。中断回答：表白某个中断请求已被接受。存储器读：从指定的主存单元中读数据到数据总线上。存储器写：将数据总线上的数据写到指定的主存单元中。I/O读：从指定的I/O端口中读数据到数据总线上。I/O写：将数据总线上的数据写到指定的I/O端口中。传输确认：表达数据已被接受或已被送到总线上。串行总线：1 定义： 在数据线上按位串行进行传输，因此只需一根数据线，2 优点： 线路成本低，适合于远距离数据传输。3 用途： 重要用于连接慢速设备，但近年也出现了中高速串行总线。如：P1394，可传输多媒体信息波特率：每秒钟通过信道传输的码元数.也称码元传输速率，单位为位/秒（b/
10、s）。衡量并行总线速度的指标是最大数据传输率或称带宽(MB/s)。突发式数据传送模式：字和字之间是串行的，但是每个字的各个位之间又是并行的。总线的特性：一、物理机械特性 1连线类型：电缆式、主板式、底板式2 连线数量：串行和并行。二、 电气特性：总线的每一条信号线的信号传递方向、信号的有效电平范围。 信号方向：数据为双向、地址为单(同)向、控制为单(异)向三、功能特性：总线中每根传输线的功能。四、时间特性：总线中任一根传输线在什么时间内有效，以及每根线产生的信号之间的时序关系。1 总线宽度：数据线的宽度(8位/16位/32位)2 信号线类型：专用信号线/复用信号线3 仲裁方法：集中式裁决/分布
11、式裁决4 定期方式：同步通信/异步通信（一个设备在使用总线同另一个设备通信的过程中，是采用同步传输的方式，还是异步传输的方式。5事务类型：总线所支持的各种数据传输类型和其他总线操作类型。6总线带宽(总线宽度/最大数据传输率)：每秒钟在总线上能传输的最大字节数。例：总线工作频率为33MHz，总线宽度 为32位，则总线带宽为132MB/s.为什么制定总线标准？便于机器的扩充和新设备的添加.有了总线标准，底板式总线和I/O总线通常是标准总线一、ISA总线 ，又叫AT总线（工业标准结构）(1)支持64KI/O地址空间、16M主存地址空间的寻址，支持15级硬中断、级DMA通道。(3)支持种总线事务类型：
12、存储器读、存储器写、I/O读、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁。（3）是一种简朴的多主控总线（4）数据线与地址线是分离的（5）时钟频率为MHz，数据线宽度为16位。最大数据传输率为16MB/s 二、EISA(ExtendedIndustrialStanderdArchitecture)总线1、地址线的宽度为32位，所以寻址能力达232。即：CPU或DMA控制器等这些主存控制设备（简称主控设备）可以对4G范围的主存地址空间进行访问。数据线与地址线也是分离的。2、数据线宽度为32位，总线频率8.33MHz, 所以最大数据传输率为33MB/s三 PCI（PeripheralCom
13、ponentInterconnect）总线1、总线频率33MHz，数据线宽度也为32位,但是可以扩充到64位。2、支持并发工作（PCI桥提供数据缓冲,并使总线独立于CPU）系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持 分为两种：1 PCI配置的单解决器系统总线结构1单总线结构：初期计算机采用的。CPU、主存与I/O模块之间的传送都通过一组总线进行。PDP-11和国产DJS183机采用该结构。所有传送都共享一组总线，总线成为整个系统的瓶颈性能下降的因素：1总线上连接的设备越多，传输延迟就会越大。2总线上挂接大量高速设备后，单一总线无法满足系统规定
14、。2 双总线结构 (a) 不分层次，多加一条CPU与主存之间的总线，形成以主存储器为中心的双总线结构也即：系统总线、主存总线(b) 将I/O从单总线上分离出来，集中由IOP管理。将原先的单总线提成主存总线和I/O总线，形成两级双总线结构。 IOP： 输入输出解决器也即：主存总线、I/O总线3 三总线结构（a） 不分层次：在以主存为中心的双总线结构中，将I/O和主存从系统总线上分离开来，将原先的系统总线提成主存总线和I/O总线。而在主存和高速的磁盘等设备之间引入一个专门的DMA总线，形成三总线结构。也即：主存总线、I/O总线和DMA总线。（b）分层次：将I/O设备-主存间的通信与解决器的活动隔离
15、开来。CPU和主存之间的通信要通过cache）也即：局部总线（CPU和cache）主存总线（主存和cache、扩展总线接口）扩展总线（I/O设备和扩展总线接口）局部总线和主存总线是通过cache来联系的，主存总线和扩展总线是通过扩展总线接口来联系的。CPU和主存要互换信息：则4、四总线结构：涉及cache桥。它连接了三个总线。（涉及局部总线，主存总线和高速总线）而高速总线和扩展总线是通过扩展总线接口来连接的。也即：局部总线、主存总线 高速总线和扩展总线。总线判优控制和总线通信控制一、总线判优控制(总线裁决)：当多个设备需要使用总线进行通信时，采用某种策略选择一个设备使用总线。二、总线通信控制(
16、总线定期)：取得了总线控制权的设备如何控制总线进行总线操作？也即如何定义总线事务中的每一步何时开始、何时结束？这就是总线通信的定期问题。 三、如何进行总线判优控制？在总线中引入一个或多个总线主控设备。1、主控设备：能发起总线请求并控制总线。（如：解决器，有些输入输出模块：如DMA）2、 从设备：只能响应从主控设备发来的总线命令。（如：主存、有些输入输出模块）运用总线裁决决定哪个总线主控设备将在下次得到总线使用权。只有具有总线使用权的主控设备才干控制总线。四 如何进行总线裁决？ 总线裁决有两种方式：集中式和分布式集中式：将控制逻辑做在一个专门的总线控制器或总线裁决器中，通过将所有的总线请求集中起
17、来运用一个特定的裁决算法进行裁决。 分布式：没有专门的总线控制器，其控制逻辑分散在各个部件或设备中。 总线请求信号：总线请求线和总线许可线。总线请求信号线专用/信号线复用（如：用数据线进行总线请求，这种情况下，总线裁决和数据传输不能重叠进行。） 裁决方案应在以下两个因素间进行平衡等级性.具有高优先级的设备应当先被服务。公平性即使是具有最低优先权的设备也不能永远得不到总线使用权。集中式总线判优控制有以下三种：菊花链查询、计数器定期查询、独立请求(1)菊花链查询方式基本思想：总线上有三根线用于总线控制（BS-总线忙、BR-总线请求、BG-总线允许）。BG从最高优先权的设备依次向最低优先权的设备串行
18、相连。假如BG到达的设备有总线请求，则BG信号就不再往下传，该设备建立总线忙BS信号，表达它已获得了总线使用权。（2）计数器定期查询方式基本思想：比菊花链查询多一组设备地址线，少一根总线允许线BG。总线控制部件接受到BR送来的总线请求信号后，在总线未被使用（BS=0）的情况下，由计数器开始计数，并将计数值通过设备地址线向各设备发出。当某个有总线请求的设备号与计数值一致时，该设备便获得总线使用权，此时终止计数查询，同时该设备建立总线忙BS信号。注意：计数器的初始值不一定为0！这是它能保证公平的前提！菊花链查询和计数器定期查询的比较菊花链查询方式：优点：简朴，只需几根线就能按一定优先顺序实现总线裁
19、决。易扩充设备。缺陷：不能保证公正性，即低优先级请求也许永远得不到允许。对电路故障敏感，即设备故障会影响到后面设备的操作。 花链的使用限制了总线速度。 计数器定期查询方式： 优点：灵活，设备优先级通过设立不同的计数初始值来改变。（若每次初值皆为0，则固定；若每次初值总是刚获得总线使用权的设备，则是平等的循环优先级方式。） 对电路故障不如菊花链查询那样敏感。缺陷：增长一组设备线。总线设备控制逻辑变复杂(需对设备号进行译码比较等)。独立请求方式基本思想：每个设备都有一对总线请求线BRi和总线允许线BGi。各个设备独立请求总线，当某个设备规定使用总线时，就通过相应的总线请求线将请求信号送到总线控制器
20、。总线控制器中有一个判优电路，可根据各个设备的优先级拟定选择哪个设备使用总线。控制器可以给各个请求线以固定的优先级，也可以设立可编程的优先级。 优点：响应速度快。假如是可编程的总线控制器，则优先级可灵活设立。缺陷：控制逻辑复杂，控制线数量多。 （若n表达允许挂接的最大设备数，则菊花链方式只需两根裁决线，计数查询方式大体需用log2n根裁决线，而独立请求方式则需用2n根裁决线。）裁决算法：由总线控制器中的硬件实现，可采用固定的并行判优算法、平等的循环菊花链算法、动态优先级算法（如：最近最少用算法、先来先服务算法）等。控制总线的作用：提供定期信号、操作命令和请求/回答信号等 总线完毕一次传输，分四
21、个阶段：1 总线裁决：决定哪个主控设备使用总线2 寻址阶段：主控设备送出要访问的主存或设备的地址，同时送出有关命令(读或写等)，启动从设备3 数据传输阶段：主、从设备间进行数据互换4 结束阶段：有关信息在总线上撤消，让出总线使用权总线通信控制的目的：解决主、从设备如何获知传输开始和传输结束，以及通信双方如何协调进行数据通信。有四种通信方式：分别是同步、异步、半同步、分离式通信一 同步通信控制控制线中有一个时钟信号线，挂接在总线上的所有设备都从这个公共的时钟线上获得定期信号，一定频率的时钟信号定义了等间隔的时间段，这个固定的时间段为一个时钟周期，也称总线周期。 每种总线操作都有一个拟定的通信协议
22、（规定在每个时钟周期内互换哪些信息）。例如，在解决器-主存总线上执行存储器读操作，其协议为：在第1个时钟周期发送地址和存储器读命令，然后存储器被规定在第5个时钟将数据放到总线上。优点：速度快，并且接口逻辑很少（由于协议简朴）。缺陷:总线上的每个设备必须以同样的时钟速率进行工作。 由于时钟偏移问题，同步总线不能很长.二 异步通信控制只有当双方都批准时，发送者或接受者才会进入到下一步，协议通过一对附加的“握手”信号线（Ready、Ack）来实现。非互锁 ：只管发短信，也不管对方是否收到。 半互锁 全互锁三 半同步通信控制四分离式通信控制存取时间 （存储器数据寄存器MDA） 存取周期 ：TMC， 连读两次访问存储器所需的最小时间间隔，它应等于存取时间加上下一存取开始前所规定的附加时间R=W/TMC