《2022年计算机组成原理知识点总结.docx》由会员分享，可在线阅读，更多相关《2022年计算机组成原理知识点总结.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 一、和周期、时间有关的概念1、总线周期完成一次总线操作的时间分四个阶段（1）申请安排阶段： 由需要使用总线额的主模块提出申请,经总线仲裁机构打算下一传输周期的总线使用权授予某一申请者；（2）寻址阶段： 取得了使用权的主模块通过总线发出本次要拜访的从模块的地址及有关命令,启动参加本次传输的从模块；（3）传数阶段：主模块和从模块进行数据交换,数据由源模块发出,经数据总线流入目的模块；（4）终止阶段：主模块的有关信息均从系统总线上撤除,让出总线使用权；2、存取周期 连续进行两次独立的储备器操作所需的最小时间间隔；3、时钟周期 震荡周期,时钟频率的倒数
2、,是运算机最基本的、最小的时间单位,在一个时钟周期内,CPU仅完成一个最基本的动作,即微指令；4、指令周期 CPU每取出并执行一条指令所需的全部时间成为指令周期,及完成一条指令的时间5、存取时间 储备器操作到完成该操作所需的全部时间；6、Cache 平均拜访时间7、平均寻址时间 寻道时间 +等待时间二、各判优规律1、总线判优规律三种方法（1）链式查询（2）计数器定时查询（3）独立恳求方式2、IO 设备中断源的判优 硬件方法、软件方法3、 屏蔽技术转变优先级 优先级包含响应优先级和处理优先级,响应优先级是指 CPU响应各中断源请求的优先次序,这种次序往往是硬件线路已经设置好的,不便于改动；处理优
3、先级是指 CPU实际对各中断源恳求的处理优先次序；假如不采纳屏蔽技术,就响应的优先次序就是处理的优先次序；4、 MM中多体模块储备器用“ 存控” 对其他设备判优“ 存控” 内有排队器三、各章名词的缩写1、CPU（ central processing unit ）中心处理器PC（program counter ）程序计数器IR （instruction register）指令寄存器CU（control unit ）掌握单元ALU（ arithmetic logic unit）算数规律单元ACC（ accumulator ）累加器MQ（mutiplier_quotient register）乘商
4、寄存器MAR（ memmory address register）储备地址寄存器MDR（ memory data register）储备器数据缓存寄存器MIPS（ million instruction per second）每秒执行百万条指令数CPI（ cycle per instruction）执行一条指令所需要的时钟周期（）机器主频的倒数FLOPS（ floating point operation per second 3、KB B b 1 GB = 1024 MB 1 MB = 1024 KB ）浮点运算次数每秒,衡量运算速度名师归纳总结 - - - - - - -第 1 页,共 6
5、 页精选学习资料 - - - - - - - - - 1 KB = 1024 Bytes 字节 1 Byte = 8 bits （位）PCI peripheral component interconnect 外围部件互连BS 总线忙 BG 总线同意信号 BR 总线恳求 4、MM （ main memory）主存 RAM ramdom access memory 随机存取储备器ROM read only memory 只读储备器Cache 高速缓冲储备器 h h=Nc/Nc+Nm Nc 为拜访 cache 的次数, Nm为拜访主存的次数 e 设 tc 为命中时的 cache 拜访时间, tm
6、为未命中的主存拜访时间,1-h 表示未命中率, cache- 主存系统的平均拜访时间 ta 为 ta=htc+1-htm e 表示拜访效率： e=tc/ta * 100%=tc/ htc+1-htm * 100% C 缓存的地址分为两段：高c 位表示缓存的块号,低b 位表示块内地址,2c = C表示缓存块数,且C远小于 M；M 主存的地址分为两段：高m位表示主存的块地址,低b 位表示块内地址,就2m = M 表示主存的块数5、DMA 直接储备器存取 INTR 中断恳求触发器 MASK 屏蔽触发器 INTP 设备中断恳求触发器 EINT 答应中断触发器 AR 主存地址寄存器 WC 字计数器 BR
7、 数据缓冲寄存器 DREQ 向 DMA接口提出申请 HRQ 发出总线使用权的恳求信号 HLDA CPU发出的响应信号 DACK通知设备已被授予一个 DMA 周期四、功能与组成 1、Cache 的组成主要由三大部分组成：Cache 储备体：存放由主存调入的指令与数据块；地址转换部件：建立目录表以实现主存地址到缓存地址的转换；替换部件：在缓存已满时按肯定策略进行数据块替换,并修改地址转换部件；2、半导体储备芯片组成 译码驱动 +储备矩阵 +读 / 写电路 +地址线、片选线、数据线、读 / 写掌握线3、系统总线的组成 数据总线 +地址总线 +掌握总线4、接口的功能与组成名师归纳总结 （1）数据线传送
8、数据的功能第 2 页,共 6 页（2）设备挑选线选址功能（3）命令线传送命令功能（4）状态线反映 I/O 设备工作状态的功能- - - - - - -精选学习资料 - - - - - - - - - 5、DMA接口的功能与组成接口功能：（1）向 CPU申请 DMA传送（2）在 CPU答应 DMA工作时, 处理总线掌握权的转变,防止因进入DMA工作而影响CPU正常活动或引起总线竞争；（3）在 DMA期间治理系统总线,掌握数据传送；（4）确定数据传送的起始地址和数据长度,修正数据传送过程中的数据地址和数据长度；（5）在数据块传送终止时,给出 DMA操作完成的信号；接口的基本组成：（1）主存地址寄存
9、器（AR）（2）字计数器（ WC）（3）数据缓冲寄存器（BR）（4）DMA掌握规律（5）中断机构（6）设备地址寄存器（DAR）6、IO 系统的组成IO 接口IO 治理部件及有关软件7、CPU的功能与组成功能：（1）取指令（2）分析指令（3）执行指令组成：寄存器、 ALU、CU、中断系统五、指令格式1、指令 操作码 + 地址码2、IO 指令 操作码 + 命令码 + 设备码六、性能指标1、CPU硬件的性能指标（1）主频、外频和倍频主频 CPU Clock Speed 也叫做时钟频率,表示在 CPU内数字脉冲信号震荡的速度；主频越高,CPU在一个时钟周期里所能完成的指令数也就越多,CPU的运算速度也
10、就越快；（2）制造工艺早期的 CPU大多采纳 0 5pm的制作工艺,后来随着 CPU频率的提高, 0 25pm制造工艺被普遍采纳；在 1999 年底, Intel 公司推出了采纳 018um制作工艺的 Pentium 处理器, 即 Coppermine 铜矿 处理器；更精细的工艺使得原有晶体管门电路更大限度地缩小了,能耗越来越低,CPU也就更省 电；（3）扩展总线速度扩展总线速度 Expansion Bus Speed ,是指微机系统的局部总线,如：ISA 、PCI 或 AGP总线；（4）前端总线前端总线是 AMD在推出 K7 CPU时提出的概念,始终以来许多人都误认为这个名词不过是外频的一个
11、别称； 前端总线速度指的是数据传输的速度；例如 100MHz外频特指数字脉冲信号在每秒钟震荡 1000 万次,而 100MHz前端总线就指的是每秒钟 CPU可接受的数据传输量是 lOOMHz 64bit 8bit Byte=800MB；就处理器速度而言,前端总线比外频更具代表性；名师归纳总结 - - - - - - -第 3 页,共 6 页精选学习资料 - - - - - - - - - 2 总线性能指标（1）总线宽度通常是指数据总线的根数,用bit位 表示, 8 位、 16 位、 32 位、即 8 根、 16 根、 32根、（2）总线带宽 可以懂得为总线的传输速率,及单位时间内总线上传输数据
12、的位数,通常用每秒传输信息的字节数来衡量；（3）时钟同步 / 异步 总线上的数据与时钟同步工作的总线称为同步总线,与时钟不同步工作的总线称为异步总线；（4）总线复用 一条信号线上分时传送两种信号（5）信号线数 地址总线、数据总线和掌握总线三种总线数的和；（6）总线掌握方式 包括突发工作、自动配置、仲裁方式、规律方式、计数方式（7）其他指标 负载才能、电源电压、总线宽度能否扩展等七、各模块的工作过程1、运算机的工作步骤（1）上机前的预备a 建立数学模型b 确定运算方法c 编制解题步骤（2）运算机的工作过程a 主储备器b 运算器c 掌握器d I/O 2、程序查询流程1 由于传送数据时要占用 CPU
13、中的寄存器,所以第一需要将寄存器原内容爱护起来2 由于传送往往是一批数据,因此需要先设置 I/O 设备与主机交换数据的计数值3 设置欲传送数据在主存缓冲区的地址4 CPU启动 I/O 设备5 将 I/O 接口中的设备状态标志取至 CPU并测试 I/O 设备是否预备就绪6 CPU执行 I/O 指令7 修改主存地址8 修改计数值9 判定计数值10 终止 I/O 传送,连续执行现行程序3、IO 中断的处理过程（1）CPU响应中断管的条件和时间（2）I/O 中断处理的过程a由 CPU发启动 I/O 设备指令,将接口中的B 置“1”, D置“0” ；CPU发出b接口启动输入设备开头工作；c输入设备将数据
14、送入数据缓冲寄存器d输入设备向接口发出“ 设备工作终止” 信号,将D置“1” ,B 置“0” ,标志设备预备就绪；e当设备预备就绪（D=1）,且本设备未被屏蔽（MASK=0）时,在指令执行阶段的终止时刻,向中断查询信号；名师归纳总结 f设备中断恳求触发器INTR 被置“1” ,标志设备向CPU提出中断恳求；INTA 将排队第 4 页,共 6 页g如 CPU答应中断（ EINT=1）,设备又被排队选中,即进入中断响应阶段,由中断响应信号- - - - - - -精选学习资料 - - - - - - - - - 器输出至编码器形成向量地址；h 向量地址送至 PC,作为下一条指令的地址；i 由于向量
15、地址中存放的是一条无条件转移指令,故这条指令执行终止后,即无条件转至该设备的服务程序入口,开头执行中断服务程序,进入中断服务阶段,通过输入指令将数据缓冲寄存器的输入数据送至 CPU的通用寄存器,再存入主存相关单元；j 中断服务程序的最终一条指令是中断返回指令,当其执行终止时,即中断返回至源程序的断点处；至此一个完整的程序中断处理过程即告终止；4、DMA的工作过程（1）DMA传送过程预处理给 DMA掌握规律指明数据传送方向是输入仍是输出向 DMA设备地址寄存器送入设备号,并启动设备；向 DMA主存地址寄存器送入交换数据的主存起始地址对字计数器给予交换数据的个数数据传送数据输入a当设备预备好一个字
16、时,发出选通信号,将该字读到DMA的数据缓冲寄存器（BR）中目标是数据缓冲寄存器“ 满” ；b与此同时设备向DMA接口发恳求（ DREQ）CPU申请程序中断,标志数据块cDMA接口向 CPU申请总线掌握权（HRQ）dCPU发回 HLNA信号,表示答应将总线掌握权交给接口e将主存地址寄存器中主存地址送到地址线,并命令储备器写f通过设备已被授予一个DMA周期（ DACK）,并为下一个字做预备g将 DMA数据缓冲寄存器的内容送到数据线h主存将数据总线上当的信息写至地址总线指定的储备单元中i修改主存地址和字计数值j判定数据块是否传送终止,如未终止,就连续传送,如已终止,就向传送终止；后处理（2）DMA
17、接口与系统的连接方式第一种：具有公共恳求线的 DMA恳求其次种：独立的 DMA恳求（3）DMA小结（对比程序中断方式,方式特点）a 从数据传送看,程序中断方式靠程序传送,方式靠硬件传送b 从的响应时间来看,程序中断方式是在一条指令执行终止时响应,而方式可在执行周期内任一存取周期终止时响应c 程序中断方式有处理反常大事的才能,方式没有这种才能,主要用于大批数据的传送,如硬盘存取、图像处理、高速数据采集系统等,可提高数据吞吐量；d 程序中断方式需要中断现行程序,故需爱护现场,方式不中断现行程序,无需爱护现场e 优先级比程序中断高八、运算与设计1、储备容量C = n * k * s C为储备总容量名
18、师归纳总结 - - - - - - -第 5 页,共 6 页精选学习资料 - - - - - - - - - n 为存放信息的盘面数k 为每个盘面的磁道数s 为每条磁道上记录的二进制代码数2、运算总线宽度、数据传输率 总线宽度 通常是指数据总线的根数,用 bit 位 表示, 8 位、 16 位、 32 位、即 8 根、 16 根、 32 根、数据传输率 Dr 是指单位时间内磁道表面储备器向主机传送数据的位数或字节数,它与记录密度 Db 和记录介质的运动速度 V 有关： Dr = Db * V 3、字、位扩展位扩展： 当主储备器的字长与单个储备芯片的字数相同而位数不相同时,可采纳位扩展方式来组织
19、多个储备芯片构成主储备器；字扩展： 当主储备器的字长与单个储备芯片的字长相同而字数不相同时,可采纳字扩展方式来组织多个储备芯片构成主储备器；4、运算 Cache 地址位、块数；主存地址位、块数；主存地址字段各段位数 5、磁盘运算：储备容量、平均寻址时间 6、Cache：h,e, 平均拜访时间 h h=Nc/Nc+Nm Nc 为拜访 cache 的次数, Nm为拜访主存的次数 e 设 tc 为命中时的 cache 拜访时间, tm 为未命中的主存拜访时间,1-h 表示未命中率, cache- 主存系统的平均拜访时间 ta 为 ta=htc+1-htm e 表示拜访效率： e=tc/ta * 100%=tc/ htc+1-htm * 100% 九、地址格式 1、直接映射方式主存地址 MM字块标记 + Cache 字块地址 + 字块内地址2、全相联映射方式主存地址 MM字块标记 + 字块内地址3、组相联映射方式主存地址 MM字块标记 + 组地址 + 字块内地址4、Cache 地址块号 + 块内地址名师归纳总结 - - - - - - -第 6 页,共 6 页