《八路智能竞赛抢答器课程设计报告.doc》由会员分享，可在线阅读，更多相关《八路智能竞赛抢答器课程设计报告.doc（29页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、.八路智八路智能能竞赛抢答器设计竞赛抢答器设计课程设计任务书课程设计任务书学生：学生：专业班级：专业班级：通信通信 07060706 班班指导教师：指导教师：工作单位：工作单位：信息工程学院信息工程学院题题目目:八路智八路智能能竞赛抢答器设计竞赛抢答器设计初始条件：初始条件：要求完成的主要任务要求完成的主要任务:1、抢答器电路组成与工作原理2、定时器电路组成与工作原理3、报警与时序控制电路组成与工作原理4、仿真结果分析时间安排：时间安排：第第 2020 周，安排任务（鉴周，安排任务（鉴 3-3023-302，1.141.14 星期一上午星期一上午 1414 节）节）第第 20-2120-21
2、周，绘图仿真设计（鉴主周，绘图仿真设计（鉴主 1313 楼计算机实验室楼计算机实验室 1 1）第第 2121 周，完成（答辩，提交报告，演示）周，完成（答辩，提交报告，演示）指导教师签名：指导教师签名：年年月月日日系主任（或责任教师）签名：系主任（或责任教师）签名：年年月月日日.1/29目录目录摘要摘要 1 11.1.抢答器的功能要求抢答器的功能要求 2 21.1 基本功能21.2 扩展功能22.2.方案论证与比较方案论证与比较 2 22.1 方案一：采用数字电路32.2 方案二：采用单片机42.3 方案三：采用 PLC42.4 方案比较53.3.总体设计原理与各部分单元电路的设计总体设计原理
3、与各部分单元电路的设计 5 53.1 数字抢答器总体具体方框图53.2 各部分单元电路的设计63.3 完整电路图设计94 4 电路调试电路调试 10104.1 抢答器电路104.3 秒脉冲发生电路124.4 时序控制电路134.4 报警电路144.5 整体电路调试15.2/295 5 仿真结果分析仿真结果分析 16165.1 抢答电路仿真165.2 定时电路仿真165.3 总体电路仿真176 6 心得与体会心得与体会 18187 7 参考资料参考资料 19198 8 附录：电路中的元件介绍附录：电路中的元件介绍 20208.1 优先编码器 74LS148208.2 译码器 74LS48218.
4、3 同步十进制可逆计数器 74LS192238.4 555 芯片25.1/29摘摘 要要该抢答器主要是基于 7 4 系列集成芯片组成电路各个部分，成本较低，且基本能够使用于学校的一些活动中。采用 74LS148 编码器和 74LS279 RS 锁存器组成抢答器的核心部分抢答电路。采用 74LS192 十进制加/减计数器设计抢答器的定时部分，计数器的时钟脉冲电路提供。采用 555 定时器和三极管构成报警电路，时序控制电路由 74LS121 产生。采用七段共阴极 LED 数码管显示抢答序号和定时时间，由 74LS48 数字显示译码管显示数码管。本文介绍了一种采用数字电路制作的多功能数显抢答器，它除
5、了具有基本的抢答功能之外，还具有定时报警的功能，和数显的功能，当抢答开始后，系统会自动倒计时，并且时间是可以预设的，期间有人抢答的话系统会停止计时，如果期间没人抢答，系统会有短暂的报警，提示抢答结束。AbstractAbstractThe device is based mainly on the Number 7 4 series of integratedcircuitchips,which are in the lower cost,and be available to some of theschoolactivities.The core of the Answer circuit
6、 is composed of 74LS148 and 74LS279 RS encoder latch.74LS192 increase the use of metric/Answer by counter designs timing of the clockpulse counter circuit to provide.Using 555timer and alarm circuit transistorconstitute,timing control circuit is generated by the 74LS121.Seven-Segment LEDcathode usin
7、g a total of digital display and serial number Answer regular time,figures from the 74LS48 decoder digital tube display.In this paper,a digitalcircuit using a number of significant production Answer multi-functional device,which in addition to the Answer with the basic functions,but also has a regul
8、aralarm functions,and several significant features,when the start Answer,thesystem will automatically countdown,and can be pre-set time period if it was Answer.2/29system will stop the clock,if no one Answer period,the alarm system will beshort-lived,suggesting that the end Answer.1.1.抢答器的功能要求抢答器的功能
9、要求1.1 基本功能设计一个智力竞赛抢答器，可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 0、1、2、3、4、5、6、7，各用一个抢答按钮，按号与选手的编号相对应，分别是 So、S1、S2、S3、S4、S5、S6、S7。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在 LED 数码管上显示出选手的编号，同时蜂鸣器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。1.2 扩展功能 抢答器具有定时抢答的功能，
10、且一次抢答的时间可以由主持人设定(如 20s)。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响。参赛选手在设定的时间抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示 00。2.2.方案论证与比较方案论证与比较制作抢答器可以用好多的方法，可以用单片机来完成，它的功能强大制作简单，并且外围的元件也很少；也可以用 PLC 来实现，他的制作也是比较简单；还可以用我们学过的 EDA 技术来制
11、作；最后也可以用数字电路来实现，它的原理比较简单，集成.3/29块的价格也比较便宜且很容易购买，与我们学完的 数字电路 联系紧密，能将我们所学知识用于实际，对巩固所学知识有重要意义，用了一些成型电路，如 NE555 标准秒脉冲电路等，使总体方案易于实现。2.1 方案一：采用数字电路时抢答器的总体框图如图 2-1 它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。抢答抢答按钮按钮优先编优先编码电路码电路锁存器锁存器译码译码电路电路译码译码显示显示主持人主持人控制开控制
12、开关关秒脉冲秒脉冲产生电产生电路路控制控制电路电路报警报警电路电路定时定时电路电路译码译码电路电路显示显示电路电路主体电路主体电路扩展电路扩展电路图 2-1 数字电路构成的抢答器原理方框图图 2-1 所示的定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间按动抢答键时，抢答器要完成以下四项工作：优先编码
13、电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；.4/29控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。2.2 方案二：采用单片机此电路完成的功能如图 2-2 所示，当主持人宣布抢答开始的时候，按下开始按钮，此时电路进入抢答状态，选手的输入采用了扫描式的输入，之后把相应的信息送往单片机，再由单片机输出到显示输出电路中。此时有人第一按下相应
14、的抢答按钮，经过单片机的控制选择，在八段显示器上显示相应的，并锁存，同时禁止其他按钮的输入。图 2-2 单片机电路构成的抢答器原理方框图2.3 方案三：采用 PLC此电路的功能如图 2-3 示，当主持人打开启动开关后，在设定时间 TO，如果某组抢先按下抢答按钮，则驱动音效电路发出声响，指示灯 LI 亮，并且在 8 段数码管显示器上显示出抢答成功的组号，此时电路实现互锁，其他组再按下抢答按钮为无效;如果在时间 T0，无人应答，则驱动音效电路发出声响，指示灯 L2 亮，表示抢答者均放弃该题;在抢答成功后，主持人打开限时开关 SW2，启动计时器，在设定的时间TI 回答有效，当到达设定时间 TI 时，
15、驱动音效电路，指示灯 L3 亮，表示答题时间到。抢答抢答输入输入单片机单片机控制控制控制控制输入输入输出输出所存所存显显示示输输出出抢答抢答输入输入PLC控制控制显示显示输出输出.5/29图 2-3PLC 构成的抢答器原理方框图2.4 方案比较表 2-4 方案对比方案比较方案比较数字电路数字电路单片机单片机PLCPLC制作难度制作难度低低一般一般一般一般实现难度实现难度一般一般低低低低价格价格低低一般一般高高电路原理电路原理简单简单一般一般一般一般设计难度设计难度简单简单高高一般一般通过上面的方案比较，数字电路的制作方案比较容易实现，并且在原理方面也是比较简单，所以我选择采用第一种方案来完成抢
16、答器电路。3.3.总体总体设计原理与设计原理与各部分单元电路的设计各部分单元电路的设计3.1 数字抢答器总体具体方框图控制控制输入输入控制控制输出输出抢答按钮优先编码电路74LS148主持人控制开关时序控制电路报警电路NE555显示电路（七段显示器）译码电路74LS48单稳态触发器74LS121二进制/BCD 编码转化电路锁存器74LS279译码电路74LS48显示电路（七段显示器）.6/29图 3-1 数字抢答器具体方框图3.2 各部分单元电路的设计3.2.13.2.1 抢答器电路设计抢答器电路设计该部分电路要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显
17、示编号；二是禁止其他选手按键，使其操作无效。选用优先编码器 74LS148 和 RS 锁存器 74LS279 可以完成上述功能，所组成的电路图如下所示。这个电路的工作原理过程：当主持人控制开关 S 置于清零端时，RS 触发器的 R 非端均为 0，个触发器输出端（Q4Q1）全部置 0，于是 74LS48 的 BI 的非0，显示器灯灭，抢答器处于禁止工作状态；74LS148 的选通输入端 ST 的非=0，使之处于工作状态，此时锁存电路不工作。当主持人把开关 S 置于开始位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下 S5）
18、，74LS148 的输出 Y2Y1Y0 的非=010，YEX 的非=0，经 RS 锁存后，CTR=1，BI 的非=1，74LS279 处于工作状态，Q4Q3Q2=101,74LS48 处于工作状态，经 74LS148 译码后，显示器显示为。此外，CTR=1，使 74LS148 的 ST 的非为高电平，74LS148 处于禁止工作状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 YEX 的非为高电平，但由于 CTR 维持高电平不变，所以 74LS148 仍处于禁止状态，确保其他的输入信号不会被接收。这样就保证了抢答者的优先性以与抢答电路的准确性。当优先抢答者回答完问题后，由主持人
19、将开关重新置“清除”，电路复位，以便再进行下一轮抢答。.7/29图3-2抢答器电路的设计图3.2.23.2.2 定时电路设计定时电路设计由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器 74LS192 进行设计。图 3-3 可预置时间的定时电路设计图3.2.33.2.3 报警电路设计报警电路设计由 555 定时器和三极管构成的报警电路如图 3.3 所示。其中 555 构成多谐振荡器，.8/29振荡频率fo143（RI2R2）C（公式 3.2.3）其输出信号经三极管推动扬声器。PR
20、为控制信号，当 PR 为高电平时，多谐振荡器工作，反之，电路停振。图 3-4 报警电路设计图3.2.43.2.4 时序控制电路设计时序控制电路设计抢答器控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。.9/29图 3-5 时序控制电路设计图图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。工作原理是：主持人控制开关从清除
21、位置拨到开始位置时，来自于 74LS279 的输出 1Q=0，经 G3 反相，A1，则时钟信号 CP 能够加到 74LS192 的CPD 时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门 G2 的输出=0，使 74LS148 处于正常工作状态，从而实现功能的要求。当选手在定时时间按动抢答键时，1Q1，经 G3 反相，A0，封锁 CP 信号，定时器处于保持工作状态；同时，门 G2 的输出=1，74LS148 处于禁止工作状态，从而实现功能的要求。当定时时间到时，则定时到信号为 0，74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于关门状态，封
22、锁 CP 信号，使定时电路保持 00 状态不变，从而实现功能的要求。集成单稳触发器 74LS121 用于控制报警电路与发声的时间。3.3 完整电路图设计.10/29图 3-6 定时抢答器的整机电路4 4 电路调试电路调试4.1 抢答器电路图 4-1 抢答器电路调试图如图，该电路实现两个功能：一是能够过分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码器显示电路显示编号；二是禁止其他选手之后按键无效。工作过程：当开关处于清除端时，74LS279 的 RS 触发器段均为 0 信号，所以四个触发器端均输出为 0，此时 ST 为 0，根据 74LS148 功能表可以看出，该芯片处于工作状态。当开关
23、达到“开始”端时，抢答器处于等待工作状态，当有选手按下键时，.11/29与有一个输入端为低电平，根据 74LS148 功能表可知，Y1，Y2，Y3 处于一种输出状态，EO 输出为 0，所以 1Q 输出为 1，74LS48 处于工作状态。根据 2Q，3Q，4Q 的输出，译码器将显示第一个按下键的选手。并且此时 1Q=1，使 74LS148 的 ST=1，所以 74LS148处于禁止工作状态，封锁了其他键的再次输入。因为只有 8 名选手，编号从 0000 到0111，所以 74LS48 芯片的 A3 端不需要用到，所以可以直接置地。如果没有选手按键的话，七段显示译码器就会一直不亮，直到最后此次比赛
24、结束。抢答器部分仿真如下，当主持人按下开关可实现清零，再次按下开关开始抢答，如选手 1 按下，数码管显示1 并且其他选手无法再次抢答。仿真结果验证了抢答部分电路的设计成功。4.2 定时电路图 4-2 定时电路调试图R11510 U12LED_RED_RATEDU3A B C D E F GCKU5A B C D E F GCKR9100 R10100 U674LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4U774LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4U874LS1
25、92NA15B1C10D9UP5QA3QB2QC6QD7DOWN4LOAD11BO13CO12CLR14U974LS192NA15B1C10D9UP5QA3QB2QC6QD7DOWN4LOAD11BO13CO12CLR14VCC5VVCC5VVCC5VVCCOUTU13555_TIMER_RATEDGNDDISRSTTHRCONTRIVCC5VR1315k R145k C20.1uF R150.1k U14LED_RED_RATEDVCC5VXSC1ABExt Trig+_+_C1100nFVCC5VU15A7404NU16A7401NU17A7405NU18A74S10NU19A74S05D
26、.12/29如图所示，分为两个部分，一是秒脉冲，由 555 定时器构成的多谐振荡电路，根据公式振荡周期为 T=0.7（R1+2R2）C，可计算出该振荡器的振荡周期为 1 秒，由于是矩形脉冲，所以一个周期发光二极管会发一次光。另一部分是可预置时间的减计数器，对于预置端可以采用十进制 8421BCD 码设置，当 555 振荡器发出一个脉冲时，74LS192的 CP-端就接受一个信号，在 cp 脉冲的上升沿预置数就开始自减，当各位减少到 0 时，BO2 就会输出一个负脉冲，cp2-就会开始减少 1，然后 74LS192 二开始再自减 1，直到预置数最后变成 00，最后在 BO2 输出一个周期的负脉冲
27、。在时间未到时，BO2 一直到是输出正脉冲，除非最后变成 00 时，才会输出负脉冲，这就可以作为定时到的信号，如果是时间到了，输出是零，时间不到，输出是 1。另外，假如有选手按键的话，则最后不会计数器不会因为自减为 00 而最后输出负脉冲，而是应为秒脉冲输出与 1Q 的非相与后当作脉冲输入 74LS192 的。当没有选手按键时，1Q 的非为 0，所以 cp 脉冲就会停止输入，时间就会停止，所显示的时间就是该选手抢答的时间，但此时的定时到信号还是 1。定时部分电路仿真图如下，又 555 定时器构成的多谐振荡器输出频率为 1Hz，作为计数器的脉冲源，定时显示可实现 20 秒定时，此部分设计成功。4
28、.3 秒脉冲发生电路图 4-3 555 电路构成的多谐振荡器该报警电路有 555 定时器和三极管构成，有 555 定时器构成一个多谐振荡器，其输出VCCOUTU13555_TIMER_RATEDGNDDISRSTTHRCONTRIVCC5VR1315k R145k C20.1uF R150.1k U14LED_RED_RATEDVCC5VXSC1ABExt Trig+_+_C1100nF.13/29信号可以经三极管推动扬声器。PR 为控制信号，当 PR 为高电平时，4 端接高电平，振荡器正常工作，当为低电平时，振荡器停止工作，不会发声。因为来一个高电平是该报警电路会发声，但是只有在一个周期发声
29、，这个周期非常短，只是多谐振荡器的一个周期，只有一秒钟，所以中间需要加一个单稳态触发器，根据 555 构成的单稳态触发器的功能原理，这样可以延长这个周期，是发声信号加长，该定时器用到的电阻是 30 k，电容是 100uf，根据公式计算得到的周期是 3 秒。图 4-4 脉冲发生电路产生的脉冲波形4.4 时序控制电路图 4-5 时序控制电路调试图图中，门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用是控制 74LS148的输人使能端。图八的工作原理是：主持人控制开关从清除位置拨到开始位置时，.14/29来自于图六中的 74LS279 的输出 1Q=0，经 G3 反相，A1，则时
30、钟信号 CP 能够加到74LS192 的 CP 时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门 G2 的输出 ST=0，使 74LS148 处于正常工作状态，从而实现功能的要求。当选手在定时时间按动抢答键时，1Q1，经 G3 反相，A0，封锁 CP 信号，定时器处于保持工作状态；同时，门 G2 的输出 ST=1，74LS148 处于禁止工作状态，从而实现功能的要求。当定时时间到时，则定时到信号为 0，1Q=1，74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于关门状态，封锁 CP 信号，使定时电路保持 00 状态不变，从而实现功能的要求。
31、集成单稳触发器 74LS121 用于控制报警电路与发声的时间，其工作原理如下：当主持人将开关拨到开始键时，S 信号从 0 变成 1，是上升的，但是定时到信号还是 1，Yex 由于 74LS148 已经开始工作所以为 0，所以根据 74LS121 功能表可以看到 PR 会有一个高电平输出，所以扬声器就会发出声音。在最后结束时候，如果没有选手按键但是时间已经结束，这时候 S 是 1，Yex 因为没有选手按键而为 1，而又因为定时到信号而又有一个负脉冲输入，所以 PR 会输出一个正脉冲，从而使扬声器发声。假如有选手按键，Yex 会从 1 变成 0，定时到信号还是 1，所以最后也会有一个正脉冲输出，扬
32、声器也会发声的。4.4 报警电路图 4-6 报警电路调试图该报警电路有 555 定时器和三极管构成，有 555 定时器构成一个多谐振荡器，其输出信号可以经三极管推动扬声器。PR 为控制信号，当 PR 为高电平时，4 端接高电平，振荡器正常工作，当为低电平时，振荡器停止工作，不会发声。U17LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2C3100nFC410nFC510FR1615kR178kVCC5VU18BUZZER1kHz PR.15/29因为来一个高电平是该报警电路会发声，但是只有在一个周期发声，这个周期非常短，只是多谐振荡器的一个周期，只有一秒钟，所以中
33、间需要加一个单稳态触发器，根据 555 构成的单稳态触发器的功能原理，这样可以延长这个周期，是发声信号加长。如果该定时器用到的电阻是 30 k，电容是 100uf，根据公式计算得到的周期是 3 秒。4.5 整体电路调试图 4-6 整体电路调试图整体仿真图如图 4-6，可实现如下功能：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始状态，宣布开始抢答器工作。定时器倒计时 20 秒，扬声器给出声响提示。选手在定时时间抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定.16/29时器停止、禁止二次抢答、定时器显示剩余时
34、间。如果再次抢答必须由主持人再次操作清除和开始状态开关。5 5 仿真结果分析仿真结果分析5.1 抢答电路仿真在时刻，开关置向“清零”一端时，74148LS芯片的ST=0，处于工作状态，但74279LS锁存器芯片处于封锁状态，抢答电路不工作。在时刻，控制开关再次置向“开始”端，74279LS芯片的R端为高电平，处于等待工作状态。在时刻，有抢答者抢答，则使74148LS芯片的ST=1，处于封锁状态。其后有抢答者抢答，都是无效的。图 5-1 抢答电路仿真波形5.2 定时电路仿真控制开关从“清零”端拨向“开始”端，定时电路开始倒计时。此后经过555NE芯片产生的 30 个脉冲后，到达 I 时刻（即无人
35、抢答的情况），有高位芯片BO端产生的借位输出信号（低电平）把555NE芯片产生的的脉冲封锁，从而74192LS减计数停止。同时ST置一选手也无法抢答。有抢答，74LS148 芯片使能端置一封锁其他抢答开关清零开关开始控制开关使能端.17/29图 5-2 定时电路波形仿真图 5-3 抢答电路波形仿真5.3 总体电路仿真30 秒到开关 74LS148 芯片ST端被置一555 定时器产生的脉冲有选手抢答 74LS192 计数脉冲停止I.18/29图 5.3.1 总体电路波形仿真在时刻，控制开关由“清零”端拨向“开始”端，芯片74148LS处于工作状态，芯片74192LS开始倒计时。当有人抢答时（时刻
36、），74148LS芯片和74192LS芯片的触发脉冲被封锁，则其他抢答者不能再抢答，显示器上显示抢答者的编号和抢答时刻（时刻）距最后时刻的时间，并一直保持到系统清零为止。6 6 心得与体会心得与体会数电课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.回顾起此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次数电课程设计使我懂得了理论与实
37、际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，芯片74148LS使能端ST接收信号芯片74192LS接收脉冲.19/29这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的辛勤指导下，终于游逆而解。同时，在老师的身上我学得到很多实用的知识。总体来说,这次实习我受益匪浅.在摸索该如何设计程序使之
38、实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐.这次数电课程设计,虽然短暂但是让我得到多方面的提高：1、提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性 2，查阅参考书的独立思考的能力以与培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。3
39、，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了抢答器的基本原理后，很快的设计了电路原理图。7 7 参考资料参考资料1 电子技术基础(数字部分)第五版康华光主编高等教育2 电子线路设计.实验.测试 第三版自美 主编 华中科技大学3 书艳，数字逻辑设计与应用，:清华大学 20074 历雅萍、易映萍编，电子技术课程设计，机械工些 20065 介华主编，电子技术课程设计指导，高等教育 2006.20/298 8 附录：电路中的元件介绍附录：电路中的元件介绍8.1 优先编码器 74LS148编码器在同一时刻只允
40、许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有 74LS148（8 线3 线）和 74LS147（10 线4 线）两种制式。优先编码器是较常用的编码器，下面以 74LS148 为例，介绍它的逻辑功能。此芯片为 8 线3 线优先编码器。图 8-1(a)是其功能简图，图 8-1(b)是管脚引线图，表8-1 是其真值表。图 8-1 74LS148 引脚图表 8-1 74LS148 真值表74LS148 的输入端和输出端低电平有效。图 8-1（a）是其功能简图，图中电源和
41、地.21/29未画，0I7I是输入信号，2Y0Y为三位二进制编码输出信号，SI1 时，编码器禁止编码，当SI0 时，允许编码。SY是技能输出端，只有在SI0，而0I7I均无编码输入信号时为 0。EXY为优先编码输出端，在SI0 而0I7I的其中之一有信号时，EXY0。0I7I各输入端的优先顺序为：7I级别最高，0I级别最低。如果7I0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按7I编码，2Y1Y0Y000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。8.2 译码器 74LS48把输入的二十进制代码转换成十进制数码各段驱
42、动信号的电路称为显示译码器。图 8-2 为七段显示译码器 74LS48 的引脚排列图。图 8-2七段显示译码器 74LS48 引脚排列图其中03 AA为译码器的输入信号，gaYY 为译码器的 7 个输出，LT为译码器的灯测试输入，RBOBI/为译码器的消隐输入/灭零输出，RBI为灭零输入。表 333为七段显示译码器的真值表。表 8-2 七段显示译码器的真值表十进制输入RBOBI输出或功能LTRBI3A2A1A0AaYbYcYdYeYfYgY.22/29Ol23456789101112131415ll11111l1lll1ll11000000010010001101000101011001111
43、00010011010l01111001101l110llll1l1lllll111l1l111l11l1001lO000110110lllll00l0ll00ll10l10ll00111111110000llllllll1l00ll000110100110010100011l0010llO0011110000000消隐脉冲消隐灯测试100000000l00000000000000ll1lll1根据白哦 8-2 七段显示译码器 74LS48 的真值表，简单介绍三个功能端LT，RBOBI/和RBI的工作情况。灯测试输入：当0LT且1BI时，无论03 AA状态如何，输出YaYg全部为高电平，都可使
44、被驱动数码管的七段同时点亮，以检查该数码管各段能否正常发光。利用这个功能可以判断显示器的好坏。消隐输入：也称灭灯输入。BI为消隐输入，当BI=0 时，无论RBILT,与输入03 AA为何值，所有各段输出gaYY 均为低电平，显示器处于熄灭状态。RBO为灭零输出。灭零输入：RBI可以按数据显示需要，将显示器所显示的 0 予以熄灭，而在显示19 时不受影响。它在实际应用中是用来熄灭多位数字前后不必要的零位，使显示的结果更醒目。将灭零输入端与灭零输出端配合使用，很容易实现多位数码显示系统的灭零控制。.23/298.3 同步十进制可逆计数器 74LS192十进制计数器品种很多，有十进制加法计数器、十进
45、制减法计数器和十进可逆计数器，下面仅以 74LS192 同步十进制可逆计数器为例。介绍它的功能特点。74LS192是属 8421BCD 码，它的功能真值表如表 3.3.1 所示。从表 3.3.1 可见：1CR是异步清零端，且高电平有效。2LD是并行置数端，低电平有效，且在0CR有效。3UCP和DCP是两个时钟脉冲，当1DCP，时钟脉冲由UCP端接入。并且1,0LDCR时，74LS192 处于加法计数状态；当1UCP脉冲从DCP端输入，且1,0LDCR时，74LS192 处于减法计数状态；1UDCPCP时，计数器处于保持状态。4CO是进位端，BO是借位端。表 8-3 74LS192 计数器真值表
46、计数器选用汇总规模集成电路 74LS192 进行设计较为简便，74LS192 是十进制可编程同步加锁计数器，它采用 8421 码二-十进制编码，并具有直接清零、置数、加锁计数功能。计数器选用汇总规模集成电路 74LS192 进行设计较为简便，74LS192 是十进制可编程同步加锁计数器，它采用 8421 码二-十进制编码，并具有直接清零、置数、加锁计数功能。图 2-3 是 74LS192 外引脚与时序波形图。图中UCP、DCP分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。LD是异步并行置数控制端（低电平有效），CO、BO分别是进位、借位输出端（低电平有效），CR 是异步清零端，D3-D0
47、 是并行数据输入殿，Q3-Q0 是输出端。工作原理是：当LD=1，CR=0 时，若时钟脉冲加到UCP端，且DCP=1。计数器在预置数的基础上完成加计数功能，当加计数到 9 时，CO端发出进位下跳变脉冲；若.24/29时钟脉冲加到DCP端，且UCP=1，则计数器在预置数的基础上完成减计数功能，当减计数到 0 时，BO端发出借位下跳变脉冲。由 74LS192 构成的二十进制递减计数器，其预置数为 N=（00110000）=(30)10。它的计数原理是:只有当低位1BO端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且DCP为 0时,置数端2LD=0,计数器完成并行置数,在DCP端
48、的输入时钟脉冲作用下,计数器再次进入下一循环减计数。图 8-3 74LS192 外引脚与时序波形图.25/298.4 555 芯片图 8-4 555 芯片的引脚图表 8-4 555 芯片引脚功能引脚编号符号功能说明1GND地线2TR触发3OUT输出4RES复位5CV控制电压6TH阀值7DIS放电8Vcc电源555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压围宽，可在 4.5V16V 工作，7555 可在 318V工作，输出驱动电流约为
49、200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。图 8-5555 定时器基本原理图NE555.26/29555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器与施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量与自动控制等方面。555 定时器的部电路框图和外引脚排列图分别如图 8-5 和图 8-4 所示。它部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 与功率输出级。它提供两个基准电压 VCC/3 和 2VCC/3，555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC/3，A2 的同相输入端的电压为 VCC/3。若触发输入端 TR 的电压小于 VCC/3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC/3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。555 定时器在抢答器中的应用有单稳态触发器和多谐振荡器。