《数字电子技术 --第03章 组合逻辑电路加法、数值比较.ppt》由会员分享，可在线阅读，更多相关《数字电子技术 --第03章 组合逻辑电路加法、数值比较.ppt（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、3.3 加法器和数值比较器一、一、加法器加法器（一）、加法器的基本概念及工作原理（一）、加法器的基本概念及工作原理 加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：列出半加器的真值表：画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式:输输 入入输输 出出被加数被加数A 加数加数B和数和数S 进位数进位数C0 0 0 1 1 01 10 0 1 0 1 00 1如果想用与非门组成半加器，则将上式用变换成与非形式
2、：如果想用与非门组成半加器，则将上式用变换成与非形式：画出用与非门组成的半加器。画出用与非门组成的半加器。2 2全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1画出全加器的逻辑电路图：画出全加器的逻辑电路图：逻辑符号逻辑符号 （二）、多位数加法器二）、多位
3、数加法器4位串行进位加法器位串行进位加法器二、二、数值比较器数值比较器（一）、（一）、数值比较器的基本概念及工作原理数值比较器的基本概念及工作原理 数值比较器数值比较器比较两个位数相同的二进制数的大小比较两个位数相同的二进制数的大小由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图。由表达式画出逻辑图。输输 入入输输 出出A BFAB FAB FA=B0 00 11 01 10 0 10 1 01 0 00 0 11 11 1位数值比较器位数值比较器 列出真值表列出真值表2 2考虑低位比较结果的多位比较器考虑低位比较结果的多位比较器例：例：2位数值比较器位数值比较器A1 B1A
4、1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1数数 值值 输输 入入 A0 B0A0 B0A0 B0A0 B0A0 B0A0 B0输输 出出级级 联联 输输 入入1 0 00 1 01 0 00 1 01 0 00 1 00 0 1 1 0 00 1 00 0 1FAB FAB FA=BIAB IAB IA=B2位数值比较器的真值表位数值比较器的真值表由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图：由表达式画出逻辑图：（二）、集成数值比较器及其应用（二）、集成数值比较器及其应用2数值比较器的位数扩展数值比较器的位数扩展（1）串联方式）串联方式 用用2片片7485组成组成8位二进制数比较器。位二进制数比较器。1 1集成数值比较器集成数值比较器74857485 4 4位二进制数比较器位二进制数比较器（2）并联方式）并联方式并联方式比串联方式的速度快。并联方式比串联方式的速度快。用用5片片7485组成组成16位二进制数比较器位二进制数比较器