《电子技术基础课件1第7章.ppt》由会员分享，可在线阅读，更多相关《电子技术基础课件1第7章.ppt（51页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 中等职业学校机电类规划教材电子技术基础教学演示课件 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 第7章 组合逻辑电路门电路是组成数字电路的最基本单门电路是组成数字电路的最基本单元。本章讲述数字电路的基本逻辑元。本章讲述数字电路的基本逻辑单元单元集成门电路。将重点介绍集成门电路。将重点介绍组合逻辑电路的特点及组合逻辑电组合逻辑电路的特点及组合逻辑电路的分析方法和设计方法。介绍常路的分析方法和设计方法。介绍常用
2、的各种中规模集成组合逻辑电路用的各种中规模集成组合逻辑电路如编码器、译码器、数据选择器和如编码器、译码器、数据选择器和分配器的工作原理和逻辑功能分配器的工作原理和逻辑功能。7.1集成门电路7.3常用组合逻辑电路7.2组合逻辑电路的分析设计7.4实例综合分析 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.1 7.1.1 分立元件门电路分立元件门电路 1 1.二极管与二极管与门门 二极管与门二极管与门（a a）二极管与门电路二极管与门电路 （b b）逻辑符号逻辑符号 当输入当输入A AB B0
3、.3V0.3V时，时，输输出出Y Y1V1V；当当输输入入A A3V3V，B B0.3V0.3V时时Y Y1V1V；当；当A A0.3V0.3V，B B3V3V时时，Y Y1V1V，当，当A AB B3V3V时时，输输出出Y Y3.73.7V V，见见表表7.17.1 电路的逻辑电平电路的逻辑电平 A/VA/VY/V003303030.70.70.73.7 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 电电路路的的真真值值表表可可以以发发现现，当当输输A A、B B中中有有0 0时时，输输出出Y Y为为0 0。只只有有A A
4、1 1，B B1 1时时，Y Y才才会会为为1 1，符符合合与与逻逻辑辑关关系系，其其逻逻辑辑表表达达式为式为Y YABAB7.1集成门电路集成门电路 7.1.1 7.1.1 分立元件门电路分立元件门电路 电路的真值表电路的真值表 ABY001101010001小结：二极管与门电路小结：二极管与门电路只有当只有当A A、B B均输入高电均输入高电平时，输出方为高电平，平时，输出方为高电平，在其他情况下均为低电在其他情况下均为低电平。平。电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.1 7.
5、1.1 分立元件门电路分立元件门电路 2 2 二极管或门二极管或门最简单的或门电路如图所示，它也是最简单的或门电路如图所示，它也是由二极管和电阻组成的。由二极管和电阻组成的。设输入的高设输入的高电平电平U UIHIH3V3V、低电平为低电平为U UILIL0V0V 二极管或门二极管或门二极管或门电路二极管或门电路 逻辑符号逻辑符号 当输入的高、低电平分别为当输入的高、低电平分别为U UIHIH3V3V、U UILIL0V0V，只要只要A A、B B当中有一个是高当中有一个是高电平输出电平输出Y Y2.3V2.3V。只有当只有当A A、B B同同时为低电平时，输出时为低电平时，输出Y Y0V0V
6、，见表见表A/VB/VY/V0033030302.32.32.3 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.1 7.1.1 分立元件门电路分立元件门电路 电路的真值表电路的真值表ABY001101010111从从电电路路的的真真值值表表可可以以发发现现，当当输输A A、B B中中有有1 1时时，输输出出Y Y为为1 1。只只有有A AB B0 0时时，Y Y才才会会为为0 0，符符合合或或逻逻辑辑关关系系，其逻辑表达式为其逻辑表达式为Y YA AB B注意：二极管或门同样存在注意：二极
7、管或门同样存在着输出电平偏移的问题，所着输出电平偏移的问题，所以这种电路结构也只用于集以这种电路结构也只用于集成电路内部的逻辑单元成电路内部的逻辑单元 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.1 7.1.1 分立元件门电路分立元件门电路 3 3三极管非门三极管非门三极管非门三极管非门（a a）三极管非门电路三极管非门电路（b b）逻辑符号逻辑符号 图所示为三极管开关电路，当输入图所示为三极管开关电路，当输入为高电平时，三极管饱和导通，输为高电平时，三极管饱和导通，输出出Y Y为低电平
8、，而输入为低平时，为低电平，而输入为低平时，输出三极管截止输出为高电平，因输出三极管截止输出为高电平，因此，输出与输入的电平之间是反相此，输出与输入的电平之间是反相关系，它实际上就是一个非门（亦关系，它实际上就是一个非门（亦称反相器）图称反相器）图（b b）为非门的逻辑为非门的逻辑符号，非门的输出逻辑表达式为符号，非门的输出逻辑表达式为 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路 1 1TTLTTL集成逻辑门集成逻辑门 （1 1）
9、与非门）与非门 TTLTTL与非门与非门（a a）电路原理电路原理 （b b）逻辑符号逻辑符号结构及逻辑功能结构及逻辑功能 如图（如图（a a）所示为所示为TTLTTL与非门的工作原理图，与非门的工作原理图，电路由输入级、中间级合输出电路由输入级、中间级合输出级等部分组成，图（级等部分组成，图（b b）为其逻为其逻辑符号辑符号 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路 常用的集成与非门常用的集成与非门 TTLTTL与非门管脚排列
10、图与非门管脚排列图 （a a）四四2 2输入端与非门输入端与非门 （b b）三输入端与非门三输入端与非门如如 图图（a a）所所 示示 为为74LS0074LS00（T4000T4000）四四 2 2输输入入与与非非门门管管脚脚排排列列图图。（b b）所所示示为为74LS1074LS10三三3 3输输入入与与非非门门的的管管脚脚排排列列图图，其其逻逻辑辑表表达达式式分分别别为为 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路 (2(2
11、）与门与门 如图所示为三如图所示为三3 3输入输入与门的管脚排列图与门的管脚排列图 其逻辑表达式为其逻辑表达式为（3 3）非非门门图图所所示示为为六六反反相相器器（非非门门）的的管管脚脚排排列列图图。其逻辑表达式为其逻辑表达式为（4 4）或或非非门门图图7.97.9所所示示为为四四2 2输输入入或或非非门门的的管管脚脚排排列列图图。其逻辑表达式为其逻辑表达式为 与非门与非门 或非门或非门 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路
12、 2 2其他类型其他类型TTLTTL逻辑门逻辑门 我们把集电极开路的与非门称为我们把集电极开路的与非门称为OCOC门。如图（门。如图（a a）为）为OCOC门的管脚排列门的管脚排列图，（图，（b b）为逻辑符号为逻辑符号 OCOC门门（a a）逻辑图逻辑图 （b b）管脚符号管脚符号 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路 （2 2）三态输出门（三态输出门（TSLTSL门）门）具有三种输出状态高电具有三种输出状态高电平、低电平
13、、高电阻状态平、低电平、高电阻状态的门电路，称为三态门电的门电路，称为三态门电路。如图所示三态门的逻路。如图所示三态门的逻辑符号，是在普通门电路辑符号，是在普通门电路的基础上，多了一个控制的基础上，多了一个控制端端ENEN或，或，ENEN或称使能端或称使能端 三态门的逻辑符号三态门的逻辑符号（a a）0 0有效有效 （b b）ENEN1 1有效有效 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路 7.1.2 TTL7.1.2 TTL集成逻辑门电路集成逻辑门电路 3 3TTLTTL门电路使用注意事项门
14、电路使用注意事项 （1 1）TTLTTL集成电路引脚排列方法集成电路引脚排列方法 （2 2）多余或暂时不用的输入端的处理）多余或暂时不用的输入端的处理 （3 3）输出端的处理输出端的处理 （4 4）其他注意事其他注意事项项 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路*7.1.3 CMOS7.1.3 CMOS集成门电路集成门电路 1.CMOS1.CMOS反相器反相器 COMSCOMS反相器反相器 电电路路组组成成如如图图所所示示。是是MOSMOS门门电电路路的基本单元。的基本单元。当输入端当输入端
15、A A为高电平为高电平1 1时，输出时，输出Y Y为为低电平低电平0 0；反之，当输入；反之，当输入A A为低电平为低电平0 0时，输出时，输出Y Y为高电平。其逻辑表达为高电平。其逻辑表达式为：式为：电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路*7.1.3 CMOS7.1.3 CMOS集成门电路集成门电路 2.CMOS2.CMOS与非与非门门常用的常用的CMOSCMOS与非门如与非门如CC4011CC4011等，图为等，图为CC4011CC4011与非门引脚图与非门引脚图 CC4011CC401
16、1引脚引脚 3.CMOS3.CMOS或非或非门门常用的常用的CMOSCMOS或非门如或非门如CC4001CC4001等，图为等，图为CC4001CC4001或非门引脚图或非门引脚图。CC4001CC4001引脚引脚 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.1集成门电路集成门电路*7.1.3 CMOS7.1.3 CMOS集成门电路集成门电路 4.CMOS4.CMOS数字集成电路的特点数字集成电路的特点 （1 1）静态功耗低）静态功耗低（2 2）工作电源电压范围宽工作电源电压范围宽（3 3）逻辑摆幅大逻辑摆幅大（4 4
17、）噪声容限大）噪声容限大（5 5）输入阻抗高）输入阻抗高（）扇出系数大）扇出系数大5.CMOS5.CMOS门电路门电路使用注意事项使用注意事项 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 7.2.1 7.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 1.1.组合逻辑电路分析的一般步骤组合逻辑电路分析的一般步骤 （1 1）根根据据所所给给定定的的组组合合逻逻辑辑电电路路图图，写写出出逻逻辑辑函函数数表表达式；达式；（2 2）将表达式化简，以得到最简表达式；将表
18、达式化简，以得到最简表达式；（3 3）由表达式列由表达式列真值表；真值表；（4 4）根根据据真真值值表表来来确确定定电电路路的的逻逻辑辑功功能能，用用简简练练语语言言说明其功能。说明其功能。电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 7.2.1 7.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 2.2.组合电路分析举例组合电路分析举例 【例例】已已知知逻逻辑辑电电路路如如图图所所示示，试试分分析析其其逻逻辑功能辑功能 电子技术基础电子技术基础第7章 组合逻辑
19、电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 7.2.1 7.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 7.2.1 7.2.1 组组合合逻辑电逻辑电路的路的设计设计 组组合合逻辑电逻辑电路的路的设计设计步步骤骤：（1 1）分分析析实实际际问问题题，根根据据要要求求确确定定输输入入、输输出出变变量量，分分析析它它们们之之间间的的关关系系，将将实实际际问问题题转转化化为为逻逻辑辑问问题题，确确定定逻逻辑辑变变量量并并赋赋值值。确确定定什什么情况下为么情况下为1 1，什么情况下是逻辑，什么情况下是逻辑
20、0 0，建立正确的逻辑关系。，建立正确的逻辑关系。（2 2）列真值表。根据逻辑功能的描述列真值表。列真值表。根据逻辑功能的描述列真值表。（3 3）由由真真值值表表写写出出逻逻辑辑表表达达式式（写写出出函函数数最最小小项项之之和和的的标标准准式式）并并化简。化简。（4 4）根据最简逻辑表达式，画出相应的逻辑图。根据最简逻辑表达式，画出相应的逻辑图。电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 7.2.1 7.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 2.2.
21、组合电路的设计举例组合电路的设计举例【例例】设设计计一一个个监监视视交交通通信信号号灯灯工工作作状状态态的的逻逻辑辑电电路路。每每一一组组信信号号灯灯由由红红、黄黄、绿绿三三盏盏灯灯组组成成，如如图图7.317.31所所示示。正正常常工工作作情情况况下下，任任何何时时刻刻必必有有一一盏盏灯灯点点亮亮，而而且且只只允允许许有有一一盏盏灯灯点点亮亮。而而当当出出现现其其他他五五种种点点亮亮状状态态时时，电电路路发发生生故故障障，这这时时要要求求发发出出故故障障信信号号，以提醒维护人员前去修理。以提醒维护人员前去修理。电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POS
22、TS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 1 1二进制编码器二进制编码器 将各种有特定意义的输入信息编成二进制代码的电路称为将各种有特定意义的输入信息编成二进制代码的电路称为二进制编码器二进制编码器 3 3位二进制编码器为例，分析编码器的工作原理。位二进制编码器为例，分析编码器的工作原理。3位二进制编码器示意图位二进制编码器示意图 I I0 0、I I1 1、I I7 7表表示示8 8路路输输入入，分分别别代代表表十十进进制制数数0 0、1 1、22、7 7八八个个数数字字。编编码码器器的的输输出出是是3 3位位二二进进制制代代
23、码码，用用Y Y0 0、Y Y1 1、Y Y2 2表表示示。编编码码器器在在任任何何时时刻刻只只能能对对0 0、1 1、2 2、7 7中中的的一一个个输输入入信信号号进进行行编编号号，不不允允许许同同时时输输入入两两个个1 1。由此得出编码器的真值表由此得出编码器的真值表 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 3 3位二进制编码器真值表位二进制编码器真值表 十进制输入变量输出I7I6I5I4I3I2I1I0Y2Y1Y00000000010001
24、00000010001200000100010300001000011400010000100500100000101601000000110710000000111 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 从真值表可以写出逻辑函数表达式从真值表可以写出逻辑函数表达式 根据逻辑表达式可画出由根据逻辑表达式可画出由3 3个个或门组成的或门组成的3 3位二进制编码器位二进制编码器 3 3位二进制编码器逻辑图位二进制编码器逻辑图 电子技术基础电子技术基
25、础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 2 2二二十进制编码器十进制编码器 将将0 09 9十个十进制数编成二进制代码的电路，十个十进制数编成二进制代码的电路，叫做二叫做二十进制编码器，十进制编码器，也称为也称为1010线线44线编码器线编码器 I I0 0、I I1 1、I I2 2、II9 9表示表示1010路输入，路输入，Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3作为作为4 4条输出线条输出线 3 3优先编码器优先编码器 允允许许同同时时输输入入两两
26、个个或或两两个个以以上上输输入入信信号号，电电路路将将对对优优先先级级别别高高的的输输入信号编码，入信号编码，这样的电路称为优先编码器。这样的电路称为优先编码器。电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 如图所示，如图所示，8 8线线3 3线线74LS14874LS148优先编码器的优先编码器的引脚排列图引脚排列图 74LS14874LS148优先编码器优先编码器 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POST
27、S&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 图中图中 为输入端，为输入端，的优先权最高，其余输入优先级依次的优先权最高，其余输入优先级依次 为。为。、输出端，在输出端，在 电路正常工作状电路正常工作状态下，输入低电平态下，输入低电平0有效，即有效，即0 0表示有信号，表示有信号，1 1表示无信号，输出均表示无信号，输出均为反码为反码。当当 0 0时，无论其他输入端有无输入信号（表中以时，无论其他输入端有无输入信号（表中以表表示），输出端只对示），输出端只对 编码，输出为编码，输出为7 7的的8421BCD8421BCD码的反码，即码
28、的反码，即 000000。当。当 1 1、0 0时，无论其余输入端有无输入信号，只时，无论其余输入端有无输入信号，只对对 编码，输出为编码，输出为 00001 1 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.17.3.1编码器编码器 输入输出1000000000 11111111 0 01 011 0111 01111 011111 0111111011111111111110000010100111001011101111101101010101010101074LS148
29、74LS148集成电路真值表集成电路真值表 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 1.1.二进制译码器二进制译码器 将将n n位二进制数译成位二进制数译成M M个输出状态的电路个输出状态的电路称为二进制译码器称为二进制译码器。74LS13874LS138的逻辑图及外引脚排列如图所示的逻辑图及外引脚排列如图所示 a a）逻辑电路图逻辑电路图 （b b）引脚排列图引脚排列图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社
30、 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 图中图中A A0 0、A A1 1、A A2 2 为输入线，输入为二进制原码，即十进制数为输入线，输入为二进制原码，即十进制数“0”0”的编码为的编码为“000”000”，“1”1”的编码为的编码为“001”001”；为为8 8条输出线，输出低电平有效。条输出线，输出低电平有效。74LS13874LS138集成电路处于工作状态时各输出端的逻辑表达式集成电路处于工作状态时各输出端的逻辑表达式 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&T
31、ELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 输入输出STAA2、A1、A01111111110111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011111101101111111111074LS13874LS138集成译码器的真值表集成译码器的真值表 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.
32、3.27.3.2译码器译码器 2.2.二二十进制译码器十进制译码器 将将4 4位位BCDBCD码码翻译成对应的翻译成对应的1010个十进制输出个十进制输出信号的电路信号的电路称为称为二十进制译码器二十进制译码器。由于它有。由于它有4 4输入端，输入端，1010个输出个输出端，又称为端，又称为4 4线线1010线译码器线译码器。74LS4274LS42译码器的逻辑电路图和集成电路引脚排列图如图所示译码器的逻辑电路图和集成电路引脚排列图如图所示 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路
33、 7.3.27.3.2译码器译码器 74LS4274LS42译码器译码器（a a）逻辑电路图逻辑电路图 （b b）引脚排列图引脚排列图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 图图中中有有4 4条条输输入入线线A AO O、A A1 1、A A2 2、A A3 3；有有1010条条输输出出线线 ，分分别别对对应应于十进制的于十进制的1010个数码，输出低电平有效。个数码，输出低电平有效。根据逻辑电路图可写出根据逻辑电路图可写出74LS4274LS
34、42译码器各输出端的逻辑表达式译码器各输出端的逻辑表达式 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 伪码输入输出A3A2A1A0000000010010001101000101011001111000100101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111101010101111001101111011
35、1111111111111111111111111111111111111111111111111111111111111174LS4274LS42集成译码器真值表集成译码器真值表 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 3.3.显示译码器显示译码器 （1 1）七段半导体数码显示器）七段半导体数码显示器 七段显示数字图形七段显示数字图形 如图所示为由如图所示为由7 7个发光二极管排列成的数码显示器的示意图。发光个发光二极管排列成的数码显示器的示意
36、图。发光二极管分别用二极管分别用a a、b b、c c、d d、e e、f f、g g这这7 7个字母代表，按一定的形个字母代表，按一定的形式排列成式排列成“日日”字形。通过字段的不同组合，可显字形。通过字段的不同组合，可显0 09 9十个数字十个数字 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 半导体数码显示器的内部接法半导体数码显示器的内部接法（a a）共阳接法共阳接法 （b b）共阴接法共阴接法七个发光段有两个种接法：共阳极接法如图七个发光段有
37、两个种接法：共阳极接法如图（a a）所示，共阴极接法如所示，共阴极接法如图图（b b）所示，图中的所示，图中的R为限流电阻。在前一种接法中，译码器输出低为限流电阻。在前一种接法中，译码器输出低电平来驱动显示段发光，而在后一种接法中，译码器需要输出高电平电平来驱动显示段发光，而在后一种接法中，译码器需要输出高电平来驱动各显示段发光来驱动各显示段发光 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 （2 2）集成显示译码器）集成显示译码器 CT74LS247
38、CT74LS247的管脚排列图和逻辑功能示意图如图所示的管脚排列图和逻辑功能示意图如图所示 （a a）管脚图管脚图 （b b）逻辑功能示意图逻辑功能示意图 图图中中A A3 3A A0 0是是8421BCD8421BCD码码输输入入端端，输输入入原原码码 为为输输出出端端，低低电电平平有有效。另外，还有三个控制端，其功能表如表所示效。另外，还有三个控制端，其功能表如表所示 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.27.3.2译码器译码器 A3A2A1A0说明0101000
39、000000000011111111111111试灯熄灭灭011111111111111111111100000001001000110100010101100111100010010000001100111100100100000110100110001001001100000000111100000000001100显示0123456789CT74LS247CT74LS247功能表功能表 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分
40、配器和数据选择器 1 1.数据选择器数据选择器 根据根据n n个个选择变选择变量的不同代量的不同代码组码组合，从合，从2 2n n个个输输入信号中入信号中选择选择其其一个送到一个送到输输出的出的电电路，路，称称为为数据数据选择选择器器 数据选择器功能示意图数据选择器功能示意图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 （1 1）4 4选选1 1数据选择器数据选择器 图所示为双图所示为双4 4选选1 1数据选择器数据选
41、择器74LS15374LS153的管脚排列图和逻辑功能示意图的管脚排列图和逻辑功能示意图 CTLS153CTLS153的管脚图和逻辑功能示意图的管脚图和逻辑功能示意图（a a）管脚图管脚图 （b b）逻辑功能示意图逻辑功能示意图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 它它内内部部包包含含两两个个4 4选选1 1数数据据选选择择器器，两两组组输输入入共共用用一一组组地地址址控控制制端端A A1 1、A A0 0。其
42、功能表如表所示。其功能表如表所示。输入输出A1A0D3D2D1D0Y100000000000001011010111101010101001010101 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 由表真值表可知由表真值表可知 当当 1 1时，输出时，输出Y Y0 0，数据选择器不工作数据选择器不工作 当当 0 0时，数据选择器工作，选择时，数据选择器工作，选择D D3 3D D0 0四个输入四个输入中的一个，其输出表
43、达式为中的一个，其输出表达式为 （2 2）8 8选选1 1数据数据选择选择器器 图图所示所示为为8 8选选1 1数据数据选择选择器器CT74LS151CT74LS151的管脚排列的管脚排列图图和和逻辑逻辑功能示意功能示意图图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 8 8选选1 1数据选择器数据选择器CT74LS151CT74LS151（a a）管脚图管脚图 （b b）逻辑功能示意图逻辑功能示意图图图中中D D0
44、0D D7 7为为数据数据输输入端；入端；A A2 2、A A1 1、A A0 0为为地址信号地址信号输输入端；入端；Y Y和和 为为互互补输补输出端；出端；为为使能端，低使能端，低电电平有效平有效 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 8 8选选1 1数据数据选择选择器器CT74LS151CT74LS151的真的真值值表表 输入输出A2A1A0Y100000000000001010011100101110111
45、0D0D1D2D3D4D5D6D7数据数据选择选择器工作器工作时时的的输输出出逻辑逻辑函数表达式函数表达式 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 2 2数据分配器数据分配器 根据地址信号的要求将公共数据根据地址信号的要求将公共数据总线总线上的一路数据分配到指定上的一路数据分配到指定输输出通道出通道上去的上去的电电路，路，称称为为数据分配器数据分配器 图图所示所示为为由由3 3线线8 8线译码线译码器器CT74LS138CT74LS138构成的构成的8 8路数据分配器路数据分配器
46、 3 38 8线译码器构成的数据分配器线译码器构成的数据分配器7.3.37.3.3数据分配器和数据选择器数据分配器和数据选择器 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.3常用组合逻辑电路常用组合逻辑电路 图图中中A A2 2A A0 0为为地地址址信信号号输输入入端端，为为数数据据输输出出端端，可可从从使使能能端端STSTA A、中中选选择择一一个个作作为为数数据据输输入入端端D D。如如 或或 作为数据输入端作为数据输入端D D时，输出原码。时，输出原码。7.3.37.3.3数据分配器和数据选择器数据分配器和数据
47、选择器 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.4 实例综合分析实例综合分析智力竞赛抢答器智力竞赛抢答器 7.4.1 7.4.1 电路构成电路构成 智力抢答器电原理图智力抢答器电原理图 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.4 实例综合分析实例综合分析智力竞赛抢答器智力竞赛抢答器 7.4.1 7.4.1 电路构成电路构成 图是一种图是一种4 4路智力竞赛抢答器，按钮路智力竞赛抢答器，按钮AN1AN1AN4AN4可以接可以接受受4 4个
48、人的操作。当某一个按钮被按下时，其对应的个人的操作。当某一个按钮被按下时，其对应的LEDLED灯亮，同时继电器灯亮，同时继电器J J吸合，同时继电器开关闭合，吸合，同时继电器开关闭合，电铃电路被接通使之发出铃声，此时其它键均失效电铃电路被接通使之发出铃声，此时其它键均失效 电子技术基础电子技术基础第7章 组合逻辑电路 人民邮电出版社人民邮电出版社 POSTS&TELECOM PRESS 7.4 实例综合分析实例综合分析智力竞赛抢答器智力竞赛抢答器 在在按按键键AN1AN1AN4AN4均均处处于于释释放放状状态态时时，各各个个与与非非门门中中与与按按键键相相连连接接的的那那个个输输入入端端经经l
49、klk电电阻阻接接地地，则则该该输输入入端端可可视视为为0 0电电平平，因因此此各各个个与与非非门门的的输输出出端端A A、B B、C C、D D均均为为1 1，此此时时各各个个与与非非门门中中凡凡标标有有A A、B B、C C、D D的的输输入入端也均为端也均为1 1，与非门，与非门G GE E输出输出0 0，继电器不动作。，继电器不动作。设设按按键键AN1AN1先先被被按按下下，与与非非门门G GA A输输入入高高电电平平1 1，因因G GA A其其余余3 3个个输输入入端端原原来来已已为为1 1，所所以以这这时时输输出出为为A=0A=0，发发光光二二极极管管LEDLED1 1被被点点亮亮
50、，提提示示处处于于1 1号号台台抢抢答答状状态态。同同时时因因与与非非门门G GE E有有一一输输入入端端为为低低电电平平，故故其其输输出出为为高高电电平平，该该高高电电平平使使三三极极管管T T饱饱和和，继继电电器器吸吸合合，电电铃铃响响。G GA A输输出出A=0A=0的的状状态态同同时时加加到到了了G GB B、G GC C、G GD D门门的的输输入入端端，因因此此这这3 3个个门门处处于于关关闭闭状状态态，它它们们的的输输出出总总为为高高电电平平，此此时时按按键键AN2AN2、AN3AN3、AN4AN4不不起起作作用用，这这就就达达到到了了“抢抢答答”的目的。的目的。7.4.2 7.