《数字电子技术实验原理ggrk.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验原理ggrk.docx（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子子技术实实验原理理实验2晶晶体管性性能测试试及开关关特性研研究实验原理理1万用用表测量量半导体体二极管管半导体二二极管和和三极管管是最基基本和用用途最广广泛的电电子器件件。二极极管的基基本特性性是具有有单向导导电性，二二极管正正向偏置置时，表表现出一一个几百百欧姆的的电阻；当二极极管反向向偏置时时，呈现现近似无无穷大电电阻。两两者测量量的阻值值相差越越大，半半导体二二极管的的性能越越好。二二极管的的分类有有整流二二极管、检检波二极极管、开开关二极极管、肖肖特基二二极管、稳稳压二极极管、发发光二极极管等，不不同种类类的二极极管其应应用场合合不同。普通小功功率二极极管的封封装一般般为玻璃璃
2、封装和和塑料封封装。它它们的外外壳上均均有表示示阳极和和阴极的的标记，标标有色道道（一般般黑色外外壳二极极管为白白色道标标记；玻玻璃外壳壳二极管管为黑色色或红色色标记）的的为阴极极极，另另一端为为阳极；对于贴贴片二极极管，俯俯视时有有色线的的一端是是阴极极极，另一一端是阳阳极。对对于发光光二极管管，管脚脚长的是是阳极，短短的是阴阴极。对于无标标记或标标记不清清楚的二二极管，可可以采用用万用表表来进行行判别。如如果使用用指针式式模拟万万用表，首首先将万万用表置置于电阻阻档“RR1000”或或“R1kk”处，将将万用表表的红、黑黑两表笔笔接到二二极管的的两端进进行测量量其电阻阻，记下下测量结结果；
3、然然后将万万用表的的两表笔笔对调，再再次测量量二极管管的电阻阻，若两两次测量量结果相相差很大大，说明明二极管管是好的的，并且且测量电电阻小的的那次黑黑表笔所所接的二二极管一一端是二二极管的的阳极。如果使用用数字万万用表测测量二极极管，可可以直接接将数字字万用表表量程开开关打在在“”处处，将二二极管的的两端分分别接到到万用表表的红、黑黑表笔，观观察显示示屏上的的显示数数字，正正确显示示二极管管导通数数值的那那次测量量，红表表笔对应应的是二二极管的的阳极。普普通硅二二极管导导通压降降为0.7V左左右，锗锗二极管管正向压压降为00.3VV左右，肖肖特基二二极管正正向压降降为0.4V左左右，发发光二极
4、极管导通通压降比比较高，且且不同颜颜色的发发光二极极管导通通压降（红红色1.5-11.8VV、绿色色1.66-2.0V、黄黄色1.6-22.0VV、兰色色2.22-2.5V、白白色3.2-33.6VV）不同同，对于于正向导导通压降降大于22V以上上的发光光二极管管，有的的数字万万用表不不能直接接显示其其导通压压降数值值。2万用用表测量量半导体体三极管管半导体三三极管种种类非常常多，按按其结构构分为NNPN型型和PNNP型两两大类。三三极管的的主要特特性是具具有放大大作用，即即当外加加偏置电电压使三三极管发发射结正正向偏置置，集电电结反向向偏置时时，三极极管的集集电极电电流是其其基极电电流的倍，
5、一一般小功功率三极极管的范围是是502000。根据据三极管管的结构构特点可可使用万万用表对对其性能能做简单单的测量量。（1）三三极管类类型和基基极的判判定可以把BBJT的的结构看看作是两两个串接接的二极极管，如如图2.1（aa）所示示。由图图可见，若若分别测测试bee、bcc、cee之间的的正反向向电阻，只只有cee之间的的正反向向电阻值值均很大大（cee之间始始终有一一个反偏偏的PNN结），由由此即可可确定cc、e两两个电极极之外的的电极是是基极bb。然后后将万用用表的黑黑表笔接接基极，红红表笔依依次接另另外两个个电极，测测得两个个电阻值值，若两两个电阻阻值均很很小（PPN结的的正偏电电阻）
6、，说说明是NNPN管管；若两两个电阻阻值均很很大（PPN结的的反偏电电阻），说说明是PPNP管管。（a） （b） 图2.1（2）三三极管集集电极和和发射极极的判定定利用BJJT正向向电流放放大系数数比反向向电流放放大系数数大的特特点，可可以确定定e极和和c极。如图2.1（bb）所示示，将万万用表置置欧姆档档。若是是NPNN管，则则黑表笔笔接假定定的c极极，红表表笔接假假定的ee极，在在b极和和假定的的c极之之间接一一个1000kW的的电阻（亦亦可用人人体电阻阻代替），读读出此时时万用表表上的电电阻值，然然后作相相反的假假设，再再按图22.1（bb）接好好，重读读电阻值值。两组组值中阻阻值小的的
7、一次对对应的集集电极电电流较大大，电流流放大系系数较大大，说明明BJTT处于正正向放大大状态，该该次的假假设是正正确的。对于PNNP管，应应将红表表笔接假假定的cc极，黑黑表笔接接假定的的e极，其其他步骤骤相同。（3）三三极管性性能的测测量 测测量三极极管的性性能最好好的方法法是利用用晶体管管特性图图示仪测测量，它它可直接接将三极极管的特特性曲线线显示在在屏幕上上，从中中可以测测量出三三极管的的电流放放大倍数数、穿透透电流、击击穿电压压等指标标。使用用万用表表也可以以粗略的的判定三三极管的的性能，例例如对NNPN型型三极管管电流放放大倍数数的估计计是先将将三极管管的基极极开路，黑黑表笔接接集电
8、极极，红表表笔接发发射极，测测量其电电阻并记记下，然然后用手手将基极极与假设设的集电电极捏紧紧（三极极管两只只管脚不不能短接接），观观察表头头指针的的摆动幅幅度，其其幅度越越大，电电流的放放大倍数数越高。 需需要说明明的是以以上测量量三极管管都是采采用模拟拟式指针针万用表表，若采采用数字字式万用用表，则则红、黑黑两测试试表笔正正好与指指针式万万用表相相反。另另外用数数字万用用表测量量三极管管的电流流放大倍倍数非常简简单，只只需将量量程开关关置于hhFE处，把把三极管管插入对对应管型型插座中中，三极极管的值将直直接显示示出来。3二极极管的开开关特性性在数字电电路中，二二极管常常工作在在开关状状态
9、。当当二极管管从导通通到截止止或从截截止到导导通所表表现出的的特性就就是其开开关特性性。在图2.2所示示的电路路中，UUi是一开开关信号号，当UUi从UIH突变变到UIL时，二二极管并并不立即即截止，而而是要经经过存储储时间tts、下降降时间ttf之后才才截止。在在ts期间二二极管是是导通的的，其电电流近等等于；下下降时间间tf是二极极管由导导通到截截止的时时间，经经过tf之后，二二极管才才截止。toff=ts+tf 称为二极管的关断时间也称反向恢复时间。toff与器件的结构、材料有关，也与正向导通电流和反向电流有关。当Vi从从UIL突变变到UIH时，二二极管并并不立即即导通，而而是要经经过导
10、通通延迟时时间td、上升升时间ttr之后才才导通。ton=td+tr称为二极管的开通时间。Ton与器件的结构、材料有关，也与正向驱动电压有关。二极管的关断时间是影响其开关速度的主要因素。图2.224晶体体三极管管的开关关特性 （1）三三极管的的工作状状态 三极管管在电路路中正常常的工作作状态有有截止、放放大和饱饱和三种种状态。对对于图2.33所示的的电路，当当电路参参数确定定后，改改变输入入电压的的大小，则则可使三三极管工工作在不不同的状状态，从从而得到到不同的的输出电电压值。 截止止状态。当当输入电电压减小小使三极极管的发发射结偏偏置电压压小于其其死区电电压（硅硅管约00.5VV，锗管管约0
11、.1V）时时，三极极管截止止。即 ，。 放大大状态。增增大输入入电压VVi，使三三极管发发射结正正向偏置置，集电电结反向向偏置，三三极管则则处于放放大状态态，此时时 ， 。 饱和和状态。继继续增大大输入电电压Vi，使三三极管的的基极电电流大于于其临界界饱和值值时，三三极管处处于饱和和状态，该该电路的的临界基基极饱和和电流值值为 。三三极管饱饱和时输输出电压压 。（2）三三极管的的开关特特性三极管的的开关特特性是指指它从截截止到饱饱和导通通或从饱饱和导通通到截止止的转换换过程，而而这种转转换需要要一定的的时间才才能完成成。在图图2.33所示电电路中，输输入一个个方波信信号（大大小在-V1到+V1
12、之间变变化）。当当Vi从-V1上跳到到+V1时，集集电极电电流iC要经过过一定的的时间才才能达到到最大值值饱和电电流ICS，td是延迟迟时间，它它是从VVi上跳开开始到iiC上升到到0.11ICS所需需要的时时间；ttr称为上上升时间间，它是是iC从0.1ICS上升到到0.99ICS所需需要的时时间。tton=td+tr称为三三极管的的开通时时间。 当VVi从+V1下跳到到-V1时，集集电极电电流也是是要经过过一定的的时间才才下降到到零，tts是存储储时间，它它是iC从ICS下降降到0.9ICS所需需要的时时间；ttf是下降降时间，它它是iC从0.9ICS下降降到0.1ICS所需需要的时时间。
13、tofff=ts+tf称为三三极管的的关断时时间。tton和tofff统称为为三极管管的开关关时间，开开关时间间越短，其其开关速速度也就就越高，提提高开关关速度的的措施一一般有两两个，一一是选用用开关时时间短的的管子，二二是设计计合理的的电路。图2.33实验3集集成门电电路的参参数测试试实验原理理TTL和和CMOOS集成成电路是是目前生生产量最最多、应应用最广广泛、通通用性最最强的两两大主流流数字集集成电路路，要正正确应用用它们，首首先要熟熟悉它们们的主要要参数。1. TTTL与与非门电电路的主主要参数数（1）静静态功耗耗PD。指与非非门空载载时电源源总电流流与电源源电压的的乘积，即即 式式中
14、ICC为与与非门的的所有输输入端悬悬空，输输出端空空载时，电电源提供供的电流流。（2）输输出高电电平VOH。指指有一个个及以上上输入端端接地时时输出端端电压值值，一般般空载时时VOH33.5VV；当输输出带拉拉电流负负载时，输输出VOH下降降。对于于74LLS000产品规规范规定定，输出出高电平平的最小小值（即即标准高高电平）等等于2.7V；对于774000产品规规定输出出高电平平的最小小值为22.4VV。（3）输输出低电电平VOL。指指全部输输入端接接高电平平或悬空空时输出出端的电电压值，一般空载时，输出电压值比较低。当输出带灌电流负载时，输出VOL将上升。产品规定输出低电平的最大值（即标准
15、低电平）等于0.4V。（4）输输入低电电平电流流IiL指某某输入端端接地，其其余的输输入端悬悬空，输输出端空空载时，流流出该接接地输入入端的电电流。（5）输输入高电电平电流流IiH 指指输入端端一端接接高电平平（VCC），其其余输入入端接地地时，流流过那个个接高电电平输入入端的电电流。一一般IiH非常常小。（6）扇扇出系数数N 扇出出系数是是表示带带负载能能力大小小的指标标，指驱驱动同类类门电路路的个数数。由于于TTLL门电路路的IiL比IiH大的的多，因因此测试试时使门门电路输输出为低低电平，其其最大允允许灌电电流负载载电流为为IoL，则则扇出系系数为 。（7）开开门电平平VON 从从与非门
16、门的电压压传输特特性曲线线上规定定，输出出为标准准低电平平电压（00.4VV）时，对对应的输输入高电电平的电电压值称称为开门门电平VVON。一一般VON11.8VV。（8）关关门电平平VOFFF 从与与非门的的电压传传输特性性曲线上上规定，输输出为标标准高电电平电压压（对于于74LLS000，2.7V）时时，对应应的输入入低电平平的电压压值称为为关门电电平VOFFF。（9）平平均延迟迟时间ttpd 是是表示门门电路开开关速度度的指标标。当与与非门输输入为一一方波时时，其输输出波形形的上升升沿和下下降沿均均有一定定的延迟迟时间，输输入、输输出波形形如图33.1 ，平均均延迟时时间表示示为图3.1
17、12. CCMOSS与非门门的主要要参数（1）电电源电压压+VDD。 普通通CMOOS门电电路的电电源电压压VDD范围围较宽，一一般在+5+15VV之间均均可工作作。（2）静静态功耗耗PD。指在输输入全部部接高电电平时，电电源电压压与电源源总电流流的乘积积，与TTTL门门电路相相比CMMOS门门电路的的静态功功耗非常常低。但但当输入入脉冲时时，其动动态功耗耗将随着着输入信信号频率率的增加加而增大大。（3）输输出高电电平V0H。 CMMOS门门电路的的输出高高电平电电压值比比较高，近近似等于于电源电电压值。（4）输输出低电电平V0L。 CMMOS门门电路的的输出低低电平电电压值比比较低，近近似等
18、于于0V。（5）开开门电平平VON。 CMMOS与与非门的的传输特特性曲线线很陡，在在输入电电压uI近似等等于VDD/22处附近近接近一一条垂线线，其开开门电平平接近等等于VDD/22。（6）关关门电平平VOFFF。 CMMOS与与非门的的关门电电平比较较高，几几乎靠近近VDD/22。（7）扇扇出系数数N。 由于于CMOOS门电电路的输输入短路路电流IIiS和输输入高电电平电流流IiH极小小，所以以静态时时CMOOS驱动动同类门门的个数数几乎不不受限制制。但CCMOSS门电路路在高频频工作时时，其后后级门电电路的输输入电容容将成为为主要负负载，扇扇出系数数将受到到限制。（8） 平均延延迟时间间
19、tpd。普通CCMOSS门电路路的延迟迟时间比比TTLL门电路路的要长长，但高高速CMMOS的的延迟时时间和TTTL电电路相当当。实验4组组合逻辑辑电路测测试与设设计实验原理理逻辑电路路在任何何时刻的的输出，仅仅取决于于该时刻刻各个输输入变量量的取值值，这样样的逻辑辑电路称称为组合合逻辑电电路。组合逻辑辑电路的的分析就就是在给给定逻辑辑电路的的情况下下，列出出该电路路的真值值表，从从而判定定出该电电路实现现的功能能。组合逻辑辑电路的的设计就就是根据据逻辑功功能的要要求，设设计出实实现该功功能的合合理电路路，其基基本设计计步骤为为：1. 逻逻辑抽象象根据设计计任务分分析设计计要求，确确定输入入、
20、输出出信号及及它们之之间的因因果关系系。一般般用大写写的英文文字母表表示输入入信号简简称输入入变量，表表示输出出信号者者简称输输出函数数。2. 列列真值表表首先给变变量和函函数进行行赋值，即即用0和和1表示示信号的的状态。然然后根据据逻辑任任务把输输入变量量的所有有取值的的组合以以及对应应的函数数值，以以表格的的形式列列表。3. 逻逻辑化简简根据真值值表利用用公式法法或卡诺诺图进行行化简，并并根据实实际选用用集成门门电路的的类型变变换逻辑辑函数表表达式的的形式，例例如“与与或”表表达式、“与与非与与非”表表达式、“或或非或或非”表表达式等等。4. 画逻辑电电路图根据化简简后的逻逻辑表达达式，画
21、画出采用用标准集集成器件件的逻辑辑电路图图。设计举例例 设设计一个个3台电电机运行行监视电电路，要要求符合合下列条条件之一一不报警警，A开开机时，BB、C两两电机必必开；BB开机时时，C电电机必开开；C电电机可单单独开机机；A、BB、C三三电机均均不开机机。除此此之外要要求监视视电路要要发出报报警信号号。是采采用两输输入端与与非门实实现该逻逻辑电路路。解 1. 逻辑辑抽象输入信号号是3台台电机的的工作状状态，输输出信号号是故障障指示灯灯的状态态。A、BB、C分分别表示示3台电电机，YY表示报报警信号号。规定定电机开开机为11，停机机为0；有报警警信号输输出为11，无报报警信号号为0。2. 列列
22、真值表表 该逻辑辑电路的的真值表表如表44.1 所示。表4.11A B CCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 001 1 11001011103. 逻逻辑化简简 由真真值表画画出该逻逻辑问题题的卡诺诺图如图图4.22 所所示。其其最简的的“与或”表表达式为为图4.224. 画画逻辑电电路图 首先进进行逻辑辑表达式式变换，该该电路的的最简的的“与非非与非非”表达达式为 由22输入端端与非门门实现的的逻辑电电路图如如图4.3 所示。图4.335. 实实验验证证根据选定定的集成成电路器器件，按按照设计计出的电电路安装装并进行行逻辑功功能测试试，观察察电路设设计的正
23、正确性。实验5集集成编码码器、译译码器功功能测试试及应用用实验原理理1. 编编码器 用用文字、数数码等字字符表示示特定对对象的过过程称为为编码。在在数字系系统中，一一般用多多位二进进制数码码的组合合对特定定含义的的信号进进行编码码。完成成编码功功能的逻逻辑电路路称为编编码器。对对每一个个有效的的输入信信号，编编码器将将产生唯唯一的一一组二进进制代码码与之对对应。常常用的编编码器有有二进制制编码器器和二十进制制编码器器。（1） 二进制制编码器器用n位二二进制代代码对22n个信号号进行编编码的电电路称为为二进制制编码器器。例如如3位二二进制编编码器就就是把88个输入入信号编编成对应应的3位位二进制
24、制代码输输出，所所以也称称833线编码码器。在在二进制制编码器器中，用用途最广广泛的还还是优先先编码器器，优先先编码器器允许几几个信号号同时输输入，但但是电路路只对其其中优先先级别最最高的输输入信号号进行编编码，级级别低的的输入信信号将不不起作用用。74LSS1488是一种种常用的的集成883线线优先编编码器。图图5.11是744LS1148的的逻辑符符号图。为编码输入端，低电平有效。为编码输出端，反码输出。是使能输入端。是使能输出端，是编码输出标志位。图5.11（2）二二十进进制编码码器二十进进制编码码器是将将代表十十进制数数的100个输入入信号分分别编成成对应的的84221BCCD代码码输
25、出的的电路。74LSS1477是具有有优先级级别的集集成二十进制制编码器器。图55.2是是74LLS1447二十进制制优先编编码器的的逻辑符符号图。图图中是编编码器的的输入端端，为884211BCDD码输出出端，且且反码输输出。值值得注意意的是，774LSS1477虽然只只提供了了9个输输入端，其其实的输输入端已已经隐含含在其中中，即当当这9个个输入端端无效时时，对进进行编码码输出。该该编码器器输入信信号的优优先级别别最高，的级别最低；该编码器输出编码对应输入信号以反码形式输出。图5.222. 译译码器 译译码是编编码的反反过程，把把代码状状态的特特定含义义“翻译译”出来来的过程程叫做译译码。
26、实实现译码码操作的的电路称称为译码码器，换换句话说说，译码码器是将将二进制制代码翻翻译成对对应的信信号的电电路。常常用的译译码器有有二进制制译码器器、二十进制制译码器器和显示示译码器器。（1）二二进制译译码器 把把二进制制代码的的所有组组合，按按其愿意意翻译成成对应输输出信号号的电路路，称作作二进制制译码器器。假如如二进制制译码器器有n位输入入二进制制代码，有有m个输出出译码信信号，则则。74LSS1388是集成成388线译码码器，其其逻辑符符号图如如图5.3所示示。该译译码器有有A2A0 3个个输入二二进制代代码输入入端，有有 8个个译码信信号输出出端；、是译码码器的33个使能能端。该该译码
27、器器低电平平输出译译码，只只有当、时，译译码器才才正常工工作，完完成译码码操作；否则译译码器被被禁止，译译码器的的输出全全为1。图5.33（2）二二十进进制译码码器将10个个BCDD代码翻翻译成对对应100个输出出信号的的电路称称为二十进制制译码器器，一般般输入代代码都是是84221BCCD码。集集成二十进制制译码器器74LLS422的逻辑辑符号图图如图55.4所所示。其其中A3A0是84421BBCD代代码输入入端，是是译码信信号的输输出端，该该译码器器输出低低电平译译码。图5.44（3） 显示译译码器 在在实际数数字电路路中，被被译出的的信号经经常需要要直观地地显示出出来，这这就需要要把译
28、码码器和显显示器件件相配合合，这种种用于直直接驱动动显示器器的译码码器称为为显示译译码器。 LEED七段段显示器器 半半导体七七段数码码管是常常用的显显示器件件。图55.5 是它的的组成示示意图，它它由ag七段可可发光的的线段组组成，每每个光段段都是一一个发光光二极管管。利用用不同发发光段的的组合，可可以显示示099十个数数码和符符号。 LLED七七段显示示器分为为共阴极极接法和和共阳极极接法两两种结构构，分别别如图55.6所所示。对对于共阴阴极接法法的LEED数码码管，若若要使某某段亮，则则需该段段（ag）接高高电平；同理对对于用阳阳极接法法的LEED数码码管，若若使某段段亮，需需将该段段（
29、）接接低电平平。发光光二极管管的正向向导通压压降一般般为1.533V，驱驱动电流流约几mmA十十几mAA，在实实际使用用时应将将每个发发光二极极管支路路串接一一限流电电阻，以以免损坏坏器件。图5.55图5.66（a）共共阴接法法 （bb）共阳阳接法 集成成七段显显示译码码器集成七七段显示示译码器器主要有有两种类类型，一一是输出出低电平平有效，和和共阳极极数码管管搭配，如如74LLS477；二是输输出高电电平有效效，和共共阴极数数码管搭搭配，如如74LLS488。744LS448显示示译码器器的逻辑辑符号如如图5.7 所所示。图5.77 DDA是是显示译译码器的的84221BCCD码输输入端，a
30、g是译码器的输出端；LT是试灯输入端，低等平有效；RBI为灭零输入端，低电平有效；BI/RBO是一个特殊的端子，有时作输入，有时用作输出，作输入时BI/RBO=0，此时不管输入何种代码，数码管全灭；作输出时，要受控于LT、RBI及输入代码，当LT=1、RBO=0且输入“0000”代码时，BI/RBO端子输出为1。实验6集集成数据据选择器器、数值值比较器器功能测测试及应应用实验原理理1. 数数据选择择器能够将多多路数据据其中的的任意一一路接通通的电路路，称作作数据选选择器，也也称为多多路选择择器。数数据选择择器的逻逻辑符号号如图66.1所所示，是是个输入入数据目目，是条地址址线，是是数据选选择器
31、的的输出端端。常用用的集成成数据选选择器有有4选11、8选选1和116选11等数据据选择器器。图6.11根据数据据选择器器的逻辑辑功能，数数据选择择器的输输出Y与输入入数据、数数据选择择地址线线的关系系可写成成函数表表达式为为 式式中mi是An-11A0组成的的最小项项，Di是对应应输入通通道上的的输入数数据。数据选择择器除方方便的实实现多路路数据选选择、并并行输入入数据转转换成串串行输出出等用途途外，还还可以实实现一般般组合逻逻辑函数数。利用用数据选选择器设设计一般般组合逻逻辑电路路的方法法为：（1）根根据设计计要求列列出逻辑辑函数的的真值表表，写出出逻辑函函数的最最小项之之和表达达式。（2
32、）根根据函数数的输入入变量数数，选择择数据选选择器。一一般含有有n个变量量的逻辑辑函数，最最好选取取大于等于(nn-1)个地址址输入端端的数据据选择器器。 （33）将逻逻辑函数数中的部部分变量量等于数数据选择择器的地地址输入入信号，逻逻辑函数数的输出出等于数数据选择择器的输输出，并并写出数数据选择择器的输输出表达达式。（4）将将逻辑函函数表达达式与数数据选择择器功能能表达式式对比，求求出数据据选择器器对应通通道上所所接数据据信号的的值或表表达式。（5）画画出连线线图并实实验验证证。设计举例例 试用用集成双双4选11数据选选择器774LSS1533构成11位全加加器运算算电路。解：(11). 根
33、据据全加器器逻辑功功能，列列出其真真值表AiBiiCi-11Si CCi 0 0 00 0 0 11 0 1 00 0 1 11 1 0 00 1 0 11 1 1 00 1 1 11 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1(2). 由真真值表，写写出逻辑辑函数的的最小项项之和表表达式(3). 双44选1数数据选择择器744LS1153的的输出信信号的标标准与或或表示式式为(4). 令774LSS1533中第11个数据据选择器器的地址址线1A1、1A0分别接接全加器器的输入入信号AAi、Bi；第1个数据据选择器器的输出出1Y作为全全加器的的输出SSi。对照照两表达达式，
34、即即可求出出第1个个数据选选择器的对对应输入入通道的的数据为为，同理，令令74LLS1553中第第2个数数据选择择器的地地址线22A1、2A0接全加加器的输输入信号号Ai、Bi；第22个数据据选择器器的输出出2Y作为全全加器的的输出CCi。对照照两表达达式，即即可求出出第2个个数据选选择器的的对应输输入通道道的数据据为， ， ， (5)画画电路图图如图66.2所所示。11ST、22ST是是74LLS1553的使使能端，低低电平有有效。2. 数数值比较较器 在在数字系系统中，能能够实现现对数字字量比较较的电路路称为数数值比较较器。数数值比较较器的输输入是要要进行比比较的二二进制数数，输出出是比较
35、较的结果果。 774LSS85是是4位集集成数值值比较器器，图66.3是是该比较较器的逻逻辑符号号。图中中A3A0、B3B0是两个个待比较较的4位位二进制制数；AAB、A=B、AB是3个个级联输输入端，可可以输入入低位数数值比较较的结果果，通过过这3个个输入端端与其它它数值比比较器相相连，可可以组成成位数更更多的数数值比较较器；FFABB、FA=BB 、FABB是比较较结果输输出端。图6.22 图6.33实验7集集成触发发器功能能测试及及应用实验原理理1. 触触发器触发器是是数字电电路中最最重要的的单元电电路之一一，它可可以保存存1位二二进制数数码，有有两个互互补的输输出和，其中中的状态态称为
36、触触发器的的状态。触触发器的的工作特特点是：当无外外加触发发信号时时，触发发器保持持一种稳稳定状态态不变；在外加加信号作作用下，触触发器可可以从一一种稳定定状态转转换为另另一种稳稳定状态态。触发器按按结构分分类，可可分成异异步和同同步触发发器。异异步触发发器的状状态直接接受逻辑辑输入端端信号的的控制，每每当逻辑辑输入端端信号发发生变化化时其状状态均可可能产生生翻转；同步触触发器的的状态由由时钟脉脉冲CPP控制，每每当时钟钟脉冲CCP到来来且逻辑辑输入端端信号合合适时触触发器才才翻转。按触发方方式分类类，可分分为电平平触发和和边沿触触发（又又分为上上升沿、下下降沿触触发）。按逻辑功功能分类类，可
37、分分成RSS触发器器、JKK触发器器、D触发器器、T触发器器等。目目前应用用最多的的是JKK和D触发器器。需要注意意的是由由于触发发器的内内部结构构不同，即即使同一一种逻辑辑功能的的触发器器可能有有不同的的触发方方式，例例如JKK触发器器，有的的是下降降沿触发发，也有的是是上升沿沿触发。描述触发发器的方方法有状状态转换换真值表表、特征征方程、状状态转换换图、波波形图来来描述。触触发器的的特征方方程是表表示其逻逻辑功能能的重要要逻辑函函数，在在分析和和设计时时序逻辑辑电路时时常用来来作为判判断电路路状态转转换的依依据。表表 列出出了常用用触发器器的逻辑辑符号和和特征方方程。2. 同同步时序序逻辑
38、电电路所谓时序序逻辑电电路是指指其任一一时刻的的输出不不仅与当当前的输输入有关关，而且且与电路路的原有有状态有有关，即即与以前前的输入入信号有有关。所所以时序序电路中中必须含含有能对对前一时时刻的状状态进行行寄存的的电路，这这个寄存存电路一一般有触触发器组组成。根据寄存存电路中中触发器器状态变变化的特特点，可可将时序序电路分分为同步步时序逻逻辑电路路和异步步时序逻逻辑电路路两大类类。在同同步时序序逻辑电电路中，所所有触发发器的时时钟均连连接在一一起，在在同一个个时钟脉脉冲的作作用下，所所有触发发器的状状态同时时发生变变化。所谓分析析时序逻逻辑电路路，是指指根据给给定的逻逻辑电路路图，在在输入及
39、及时钟脉脉冲作用用下，找找出该电电路的状状态及输输出的变变化规律律。图77.1 就是由由JK触发发器构成成的同步步时序逻逻辑电路路，对该该电路的的分析如如下。图7.11（1）写写电路方方程式 时钟钟方程：，该电电路是同同步时序序逻辑电电路，一一般可以以不写。 输出出方程： 驱动动方程：F0：；F1：；F2： 。（2）求求状态方方程JK触发发器的特特征方程程为 ，将每每个触发发器的驱驱动方程程分别代代入到各各自的特征方程程中，得得到的状状态方程程为（3）列列状态转转换真值值表假设电路路的初始始状态，在在时钟脉脉冲CPP的作用用下，电电路的状状态转换换及输出出如表 。现 态次 态输 出出 0 00
40、 0 0 00 1 0 11 0 0 11 1 1 00 0 1 00 1 1 11 0 1 11 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0 00 00 00 00 00 00 00 11（4）画画电路的的时序波波形图（5）从从电路的的状态转转换真值值表看出出，该电电路是33位同步步二进制制加法计计数器，Z是进位输出信号。3. 异异步时序序逻辑电电路时序逻辑辑电路的的另一类类就是异异步时序序电路，在在异步时时序逻辑辑电路中中，没有有统一的的时钟脉脉冲，有有的触发发器的时时钟与时时钟脉冲冲相连，而而有些触触发器的的时钟不不与时钟钟脉冲相相连，各各个触发发
41、器状态态的变化化由各自自的时钟钟脉冲信信号控制制。异步时序序逻辑电电路的分分析与同同步时序序电路相相似。但但要注意意的是分分析异步步时序电电路时，必必须把触触发器的的触发脉脉冲信号号也作为为一个控控制函数数，并在在状态转转换真值值表中标标明触发发器的触触发端有有无规定定的上升升沿或下下降沿。图图7.22是由JKK触发器器构成的的异步时时序逻辑辑电路，其其分析过过程如下下。图7.22（1）写写电路方方程式 时钟钟方程 CPP0=CP，。 输出出方程 驱动动方程 F0：J0=K0=1；F1：J1=K1=1；F2：J1=K1=1 。（2）求求状态方方程JK触发发器的特特征方程程为 ，将每每个触发发器
42、的驱驱动方程程分别代代入到各各自的特征方程程中，得得到的状状态方程程如下，不不过要写写注明每每个方程程有效的的时钟条条件。 （CPP下降沿沿到来后后有效） （下降降沿到来来后有效效） （下降降沿到来来后有效效）（3）列列状态转转换真值值表 假设设电路的的初始状状态，在在时钟脉脉冲CPP的作用用下，电电路的状状态转换换及输出出如表 。由于于电路是是异步方方式工作作，一般般要列出出每个触触发器的的触发时时钟是否否有效，“1”标明有效，“0”无效。现 态次 态输 出出CP2 CPP1CP0 0 00 0 0 00 1 0 11 0 0 11 1 1 00 0 1 00 1 1 11 0 1 11 1
43、 00 00 1 00 11 1 00 00 1 11 11 1 00 00 1 00 11 1 00 00 1 11 11 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001（5）该该电路的的时序波波形图与与图 相相同，该该电路的的功能是是异步33位二进进制加法法计数器器。实验8集集成计数数器测试试及应用用实验原理理计数器是是数字系系统中重重要的部部件，它它不仅用用来累计计脉冲的的个数，还还可用于于分频、定定时、逻逻辑控制制等场合合。计数数器按不不同的分分类方式式有：按按计数进进制分有有二进制制计数器器、十进进制计数数器和任任意进制制计数器器；按计计数器的的计数规规律分有有加法计计数器、减减法计数数器和可可逆计数数器；按按计数器器的工作作方式分分有同步步计数器器和异步步计数器器；按计计数器内内部组成成使用的的开关元元件分有有TTLL型计数数器和CCMOSS型计数数器。目前TTTL和CCMOSS电路结结构的集集成计数数器均有有多种型型号，应应用非常常广泛。工工作方式式有同步步和异步步两大类类，有可可逆和不不