《高速PCB设计心得clii.docx》由会员分享，可在线阅读，更多相关《高速PCB设计心得clii.docx（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一：前言言随着PCCB系统统的向着着高密度度和高速速度的趋趋势不断断的发展展，电源源的完整整性问题题，信号号的完整整性问题题（SII），以以及EMMI，EEMC的的问题越越来越突突出，严严重的影影响了系系统的性性能甚至至功能的的实现。所谓高速并没有确切的定义，当然并不单单指时钟的速度，还包括数字系统上升沿及下降沿的跳变的速度，跳变的速度越快，上升和下降的时间越短，信号的高次谐波分量越丰富，当然就越容易引起SI，EMC，EMI的问题。本文根据以往的一些经验在以下几个方面对高速PCB的设计提出一些看法，希望对各位同事能有所帮助。l 电源在系系统设计计中的重重要性l 不同传输输线路的的设计规规则l
2、电磁干扰扰的产生生以及避避免措施施二：电源源的完整整性1 供电电压压的压降降问题。随着芯片片工艺的的提高，芯芯片的内内核电压压及IOO电压越越来越小小，但功功耗还是是很大，所所以电流流有上升升的趋势势。在内内核及电电压比较较高，功功耗不是是很大的的系统中中，电压压压降问问题也许许不是很很突出，但但如果内内核电压压比较小小，功耗耗又比较较大的情情况下，电电源路径径上的哪哪怕是00.1VV的压降降都是不不允许的的，比如如说ADDI公司司的TSS2011内核电电压只有有1.22V，内内核供电电电流要要2.68A，如如果路径径上有00.1欧欧姆的电电阻，电电压将会会有0.2688V的压压降，这这么大的
3、的压降会会使芯片片工作不不正常。如如何尽量量减小路路径上的的压降呢呢？主要要通过以以下几种种方法。a：尽量量保证电电源路径径的畅通通，减小小路径上上的阻抗抗，包括括热焊盘盘的连接接方式，应应该尽量量的保持持电流的的畅通，如如下图11和图22的比较较，很明明显图22中选择择的热焊焊盘要强强于图11。b：尽量量增加大大电流层层的铜厚厚，最好好能铺设设两层同同一网络络的电源源，以保保证大电电流能顺顺利的流流过，避避免产生生过大的的压降，关关于电流流大小和和所流经经铜厚的的关系如如表1所所示。（表1）1 ozz.铜即即35微微米厚，22 ozz.700微米, 类推推举例说，线线宽0.0255英寸，采采
4、用2 oz.盎斯的的铜，而而允许温温升300度，那那查表可可知， 最大安安全电流流是 44.0AA 。2 同步开关关噪声的的问题。同步开关关噪声（SSimuultaaneoousSSwittchNNoisse，简简称SSSN）是是指当器器件处于于开关状状态，产产生瞬间间变化的的电流（ddi/ddt），在在经过回回流途径径上存在在的电感感时，形形成交流流压降，从从而引起起噪声，所所以也称称为ii噪声。开开关速度度越快，瞬瞬间电流流变化越越显著，电电流回路路上的电电感越大大，则产产生的SSSN越越严重。基基本公式式为：VSSNN=NLLooop(dII/dtt) 公式式1。其中I指指单个开开关输出
5、出的电流流，N是是同时开开关的驱驱动端数数目，LLLooop为整整个回流流路径上上的电感感，而VVSSNN就是同同步开关关噪声的的大小。如果是由由于封装装电感而而引起地地平面的的波动，造造成芯片片地和系系统地不不一致，芯片的地被抬高这种现象我们称为地弹（Groundbounce）。同样，如果是由于封装电感引起的芯片和系统电源被降低，就称为电源反弹（PowerBounce）。如果芯片内部多个驱动同时开关时，会造成很大的芯片电源电压的压降和地平面的抬高，从而造成芯片的驱动能力的降低，电路速度会减慢。由公式1可知减小回路电感可以减小VSSN，其中回路电感包括芯片管脚的寄生电感，芯片内部电源和芯片内部
6、地的电感，系统的电源和地的电感，以及信号线自身的电感，这四部分组成。所以见小VSSN的办法主要有以下几种方式。a :降降低芯片片内部驱驱动器的的开关速速率和同同时开关关的数目目，以减减小dii/dtt，不过过这种方方式不现现实，因因为电路路设计的的方向就就是更快快，更密密。b :降降低系统统供给电电源的电电感，高高速电路路设计中中要求使使用单独独的电源源层，并并让电源源层和地地平面尽尽量接近近。c :降降低芯片片封装中中的电源源和地管管脚的电电感，比比如增加加电源/地的管管脚数目目，减短短引线长长度，尽尽可能采采用大面面积铺铜铜。d :增增加电源源和地的的互相耦耦合电感感也可以以减小回回路总的
7、的电感，因因此要让让电源和和地的管管脚成对对分布，并并尽量靠靠近。 3. 地的的分割原原则 任任何一根根信号线线中的电电流都要要通过和和它临近近的地平平面来回回到它的的驱动端端，所以以我们进进行地的的分割的的时候要要避免避避免割断断高速信信号的回回留路径径，如下下图3所示： （图图3）上面的信信号回路路的电流流不得不不绕过分分割槽，这这样会产产生很多多相关的的EMII问题，以以及会给给信号线线的阻抗抗匹配产产生影响响。三：不同同传输线线路的设设计规则则根据信号号线所处处印制版版中的层层叠位置置可以将将信号线线分为微微带线和和带状线线，其中中微带线线是指在在PCBB的表层层所走的的线，有有一层介
8、介质和它它相临，信信号传输输速度较较带状线线要快，带带状线在在PCBB的内层层，有两两层介质质相临，信信号传输输速度比比微带线线要慢，但但是EMMI，EEMC以以及串扰扰等性能能要好的的多，所所以建议议高速信信号都走走成带状状线。 根据信信号线传传输信号号的方式式最常见见的有两两种方式式包括单单端线和和差分线线。其中中影响单单端线传传输性能能的包括括信号的的反射和和串扰。差分线虽然噪声免疫，但对阻抗控制，差分对间的线长要有严格的控制。下面分别对影响单端线和差分线性能的因素进行一下分析。1 单端线反反射的形形成以及及消除办办法我们知道道如果源源端的阻阻抗和终终端的阻阻抗相匹匹配那么么信号的的功率
9、将会是最最大，如如果终端端和源端端阻抗不不匹配则则将会引引起信号号的反射射，部分分信号还还会辐射射出去造造成EMMI问题题。 （图图4） 那么么什么时时候反射射不用考考虑，什什么时候候不得不不考虑呢呢？如图图4所示示，假设设信号从从源端由由高电平平变为低低电平传传输出去去，信号号传输延延时为TTp，（有有的文档档将沿跳跳变时间间=四四分之一一Tp做做为把信信号线看看成微波波中传输输线的条条件）如如果2TTp小于于信号沿沿的跳边边时间的的话，反反射因素素就不用用考虑，因因为不会会影响电电平的判判断，只只会使沿沿的跳变变不规则则。相反反的如果果2Tpp大于信信号沿跳跳变的时时间，那那么反射射会在发
10、发射端形形成振铃铃现象，会会影响到到电平的的判断，所所以要考考虑影响响。信号号线在介介质中的的传输速速度为： 公公式2公式2为为信号线线为带状状线时的的传输公公式。当当信号线线为微带带线时，传传输的介介电常数数的计算算公式为为：公式3 如果果信号线线过长则则反射因因素就不不得不考考虑。解解决的办办法可以以在线上上串一个个小欧姆姆阻值的的电阻，还还可以并并一个小小容值的的电容，不不过这种种方法不不太现实实。图55为串联联电阻之之前的波波形，图图6为串串联电阻阻之后的的波形。2 影响信号号间串扰扰的因素素及解决决办法。串扰是信信号传输输中常见见的问题题，有些些说法只只要控制制间距是是线宽的的3倍就
11、就可以了了，也就就是常说说的3WW原则，这这种说法法只是说说间距越越大越好好，但还还是不够够全面。 （图图7）由图7可可知除了了和线间间距D有有关，还还和走线线层和参参考平面面的高度度H有关关。D越越大越好好，H越越小越好好。随着着PCBB的密度度越来越越高，有有时候不不能满足足3W原原则，这这就要根根据系统统的实际际情况，看看多大的的串扰能能够忍受受，另外外由于工工艺的原原因H也也不能太太小，一一般都不不要小于于5miil。图图8和图图9为调调整线间间距和HH前后的的对比。3 差分线阻阻抗匹配配和走线线应注意意事项现今LVVDS走走线越来来越流行行，主要要原因是是因为它它是采用用一对线线对一
12、个信信号进行行传输，其其中一根根上传输输正信号号，另一一根上传传输相反反的电平平，在接接收端相相减，这这样可以以把走线线上的共共模噪声声消除。另外就是因为它的低功耗，LVDS一般都采用电流驱动，电压幅度才350mvpp。当然它也有缺点就是需要2倍宽度的走线数来传输数据。 差分线线一般传传输信号号的速度度都比较较快，所所以要进进行严格格的阻抗抗控制，一一般都控控制在1100欧欧姆。下下图100为一个个差分传传输模型型，其中中Z111和Z222分别别为两跟跟信号线线的特性性阻抗，KK为另外外一跟线线对自己己的耦合合系数。II为线上上的电流流。 图1101线上任任意一点点的电压压为V11=Z111*
13、ii1+ZZ11*i1*K2线上任任意一点点的电压压为 VV2=ZZ22*i2+Z222*i22*K因因为Z111=ZZ22=Z0，ii1=-i2,所以VV1和VV2大小小相等方方向相反反。所以以差分阻阻抗为Zdifff=22*Z00*（11-K） 公公式4由公式44可知差差分阻抗抗不仅和和单跟线线的特性性阻抗ZZ0有关关，还和和耦合系系数K有有关，所所以调整整线宽，间间距，介介电常数数，电介介质厚度度，都会会影响到到差分阻阻抗。另外差分分线大多多应用在在源同步步时钟系系统当中中，这就就要求数数据线和和时钟线线的长度度要匹配配，类外外由差分分线自身身的特性性要求一一对之间间的两跟跟线要匹匹配。
14、下下图111为等长长的理想想的差分分线在接接收端的的情形。可可以看到到两跟线线完全等等延时，再再相减之之后不会会出现误误码。而而图122为其中中一跟线线的延时时比另一一跟要长长的情形形，这样样再相减减误码很很容易产产生。 图111 图122由于布线线工具和和器件本本身以及及工艺的的原因很很难做到到没一对对线和对对与对之之间的线线都匹配配，至于于相差多多少合适适，并没没有严格格的公式式，即使使有也要要具体情情况具体体分析，不不可能都都使用。根根据以往往的调试试经验当当信号工工作在5500MMHZ8000MHHZ之间间时，对对内相差差80mmil，对对间和时时钟相差差+-2250mmil，不不会出
15、现现问题。（仅仅做参考考）。四：电磁磁干扰的的产生及及避免措措施EMI即即电磁辐辐射是很很常见的的问题，主主要减少少电磁辐辐射的办办法有以以下几种种方法：a ：屏屏蔽。在在比较敏敏感或高高速的信信号周围围用地平平面进行行屏蔽，每每格10000mmil打打一个地地孔。b ：避避免或减减小信号号的环路路面积。由电磁场理论可知变化的电场产生变化的磁场，当开关频率很高的时候，会由环路向外辐射电磁能量，也容易接收外面的磁场，就象是一个天线，所以应该尽量避免。c ：做做好电源源的滤波波。滤波波的器件件主要包包括磁珠珠和电容容。磁珠珠类似带带通滤波波器，可可以抑制制高频，选选择不同同容值的的电容可可以针对对不同频频率的滤滤波起到到旁路作作用。五：总结结随着PCCB密度度，速度度的提高高，以及及工艺方方面的限限制，信信号完整整性问题题，以及及电磁兼兼容问题题会越来来越突出出，但只只要我们们依据一一定的设设计准则则，通过过一些仿仿真软件件比如说说Hypperllynxx，还是是可以把把高速设设计问题题很好的的解决。