《时序逻辑电路gbgx.docx》由会员分享，可在线阅读，更多相关《时序逻辑电路gbgx.docx（110页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第六章 时序逻逻辑电路路内容提要要【熟悉】触触发器四四种电路路结构及及动作特特点,四种逻逻辑功能能及其逻逻辑关系系、逻辑辑符号,逻辑功功能的四四种描述述方法【掌握】时时序电路路的特点点和一般般分析方方法【熟悉】寄寄存器的的功能、分分类及使使用方法法, 双向向移位寄寄存器的的级联【掌握】计计数器的的功能和和分类,级联法法、置位位法构成成N进制制计数器器【掌握】5555定定时器构构成三种种电路的的工作特特点、连连接方法法及主要要参数一 一网上上导学二 二典型型例题三 三本章章小结四 四习题题答案网上导学学6.11时序逻逻辑电路路的特点点时序逻辑辑电路的的特点：任意时时刻的输输出不仅仅取决于于该时刻
2、刻的输入入，而且且还和电电路原来来的状态态有关，所所以时序序电路具具有记忆忆功能。在第五章章中，向向大家介介绍了组组合电路路。组合电路路的特点点是其任任意时刻刻的输出出状态仅仅取决于于该时刻刻的输入入状态。时序序电路逻逻辑功能能描述方方法在上面给给出的时时序电路路结构框框图中，包包括组合合逻辑电电路和具具有记忆忆功能的的存储电电路。输出变量量y1，y2，y3。yyb，合称称输出矢矢量Y(t)。输入变量量x1，x2，x3。xxa，合称称输入矢矢量X(t)。同样，存存储电路路的输入入、输出出称之为为矢量PP(t)和矢量量Q(tt)按照结构构图，我我们可以以列出三三组方程程：设ttn+11，tnn分
3、别为为相邻的的两个离离散的时时间瞬间间。矢量Y(tn)是X(tn)，Q(tn)的函数数，称输输出方程程。矢量P(tn)是X(tn)，Q(tn)的函数数，称驱驱动方程程。矢量Q(tn+1)是是P(ttn)，QQ(tnn)的函函数，称称状态方方程。本节问答答题1 1什么么叫组合合逻辑电电路？2 2什么么叫时序序逻辑电电路？3 3它们们在逻辑辑功能和和电路结结构上各各有什么么特点？4 4在时时序电路路中，时时间量ttn+11，tnn各是怎怎样定义义的？描描述时序序电路功功能需要要几个方方程，它它们各表表示什么么含义？. 触发发器在这一节节中,向向大家介介绍一种种最基本本的存储储电路触触发器（ffli
4、pp-fllop）。触发器具具有以下下基本特特点：（）具具有两个个稳定的的（和和）状状态，能能存储一一位二进进制信息息；（）根根据不同同的输入入，可将将输出置置成或或状态态；（）当当输入信信号消失失后，被被置成的的状态能能保存下下来。.2.1 基本触发发器一电路路结构及及逻辑符符号在本书第第三章里里，我们们讲了各各种门电电路，若若把两个个反相器器按照aa图的形形式连接接起来，可可以看出出，A点点和B点点信号是是反相的的，而AA点和CC点始终终保持同同一电平平。这样样，可以以把A，CC视为同同一点（下下面的bb图和cc图）。在在C图中中，A，BB两点始始终反相相，而且且电路状状态稳定定，在没没有
5、外界界干扰或或者触发发的状态态下，电电路能够够保持稳稳定的输输出。(这一点点,大家家可以稍稍作分析析即可得得知)。dd图是cc图的习习惯画法法。将DD图加上上触发端端，就构构成了基基本RSS触发器器。下面a图图示出了了基本RRS触发发器的逻逻辑图和和符号。它它由两个个与非门门交叉耦耦合组成成，有两两输入端端（触发发端）AA和B。基基本RSS触发器器有两个个稳定的的状态：一个是是Q=11，=00的1状状态（QQ， 分别表表示触发发器的同同相和反反相输出出端，如如果Q端端输出为为1，则则称触发发器为11状态，如如果Q端端输出为为0，则则称触发发器为00状态），另另一个是是Q=00，=11的0状状态
6、。正正常工作作时，QQ和是一一对互补补的输出出状态。两两个输入入端A，BB中，使使Q=11的输入入端称置置位端（SSet），使使Q=00的端称称复位端端（Reesett），上上图的AA端和SS非端（）称置位端，B端和R非端（）称复位端，上面设计的R-S触发器用的是与非门，有效触发器输入端所有可能出现的信号和相应的输出端的状态列成一个表，称为触发器的特性表或功能表，其表如下：（表6.2.1）QNQN11说明000不允许不满足约约束条件件001不允许不满足约约束条件件0100置00110置01001置11011置11100保持原态态1111保持原态态表6.22.1 列出了了与非门门组成的的基本RR
7、S触发发器输入入、，现态态Qn和次态态Qn11关系的的功能表表。由表可以以看出：基本RRS触发发器具有有保持功功能, (=11,=11)；当 =0(=1)时时，触发发器具有有置功功能，将将端称为为复位端端，低电电平有效效；当=00(=11)时，触触发器具具有置功能，将将端称为为置位端端，低电电平有效效；由与非非门组成成的基本本触触发器输输入低电电平有效效。Qn ,Qn11表示前前后两个个离散时时间触发发器的状状态，上上标n和和n+11均表示示前后两两个离散散的时间间.注意:当当,端均为为0时，由由于基本本RS触触发器在在触发器器正常工工作时，不不允许出出现和同时为为0的情情况，规规定了约约束方
8、程程=1（66.2.1）.触发器器正常工工作时，和应满足这一约束方程，使其成立。二基本本触触发器的的动作特特点 丶在输输入信号号的全部部作用时时间内,都直接接控制和和改变输输出端的的状态。例6.22.1 对用与与非门构构成的基基本RSS触发器器，试根根据给定定的输入入信号波波形对应应画出输输出波形形。在开始画画波形图图的时候候最好将将输入波波形的前前后沿均均用虚线线描出，然然后在虚虚线所分分割的每每一个区区间内分分析相对对应的输输出波形形。 基本触发发器缺点点：缺乏乏统一协协调,抗抗干扰能能力差.2.2 门门控RSS触发器器和D锁锁存器在数字系系统中，往往往会含含有多个个触发器器，为了了使系统
9、统协调工工作，引引入一个个控制信信号。系系统的这这个控制制信号通通常叫做做时钟信信号。一门控控触触发器门控触发发器的电电路结构构及逻辑辑符号(逻辑符符号应用用国标,见书PP1655图6.2.33) 与非门构构成的门门控RSS触发器器是在基基本RSS 触发发器的基基础上加加上门控控电路。右右图是它它的逻辑辑符号。显显而易见见，门控控RS触触发器输输入电平平为高电电平有效效,E为使能信信号。门控RRS触发发器功能能表（*号表示示任意状状态）例：试根根据给出出的E，RR，S画画出门控控RS触触发器的的输出波波形。二锁锁存器电路结结构及逻逻辑符号号从分析门门控RSS触发器器功能表表我们可可以得知知，R
10、SS触发器器正常工工作时其其R、SS输入端端信号不不允许出出现RSS均为11的状态态,为此此在R、SS之间接接一个反反相器，就就可以避避免这种种现象出出现,此此时用一一个输入入信号就就可以同同时控制制R，SS两个输输入端，这这种改进进的门控控RS触触发器称称做D锁锁存器。其其中D是是输入端端。E是是使能端端，右图图是它的的逻辑符符号。(应以国国标逻辑辑符号为为准,见见书P1166图图6.22.5) 工作原原理A当EE=0时时：控制制门被封封锁，触触发器保保持原态态不变。n11=n（E=0时）B当EE=1时时：控制制门开启启，nn1=D（EE=1时时）由于D锁锁存器只只有一个个输入信信号，解解决
11、了RRS触发发器输入入信号间间有约束束的问题题。下面是DD锁存器器的功能能表。EDQn110*Qn100111例6.22.3：试根据据给定的的E 和和D的波波形，对对应画出出D触发发器输出出Q的波波形。三门控控触发器器的动作作特点通过对以以上门控控RS触触发器和和D锁存存器的分分析可以以看出：在E的的有效期期间, 输入信信号控制制和改变变输出状状态；在在E处于于无效期期间，触触发器锁锁存了EE有效期期结束瞬瞬间的状状态，并并保持不不变；缺点：若若输入信信号在EE有效期期闲多次次变化，则则输出也也将随之之多次变变化。(我们希希望在一一个CPP脉冲期期间只变变化一次次).主从从型触发发器由于门控控
12、触发器器在E有有效期间间，输出出状态会会随输入入信号的的改变而而多次变变化。如如下图，门门控D触触发器在在E有效效期间，QQ输出有有多次翻翻转。有时为了了便于控控制，希希望每来来一个控控制信号号，触发发器的状状态最多多翻转一一次。主主从型触触发器具具有这种种特点，其其控制信信号称为为时钟信信号，用用CP表表示。一主从从型触发器器电路结结构及逻逻辑符号号主从型触发发器由两两个结构构相同的的门控触发发器组成成，分别别称为主主触发器器（左）和和从触发发器（右右）。主主和从触触发器分分别由两两个相位位相反的的时钟信信号CPP，控制。工作原原理 当CCP=11时,主主触发器器工作,接收输输入信号号,从触
13、触发器由由于CPP=0不不工作而而保持原原态不变变；当CCP下降降沿(由由1变为为0)到到来时,主触发发器不工工作,保保持下降降沿到来来时那一一刻的状状态不变变,从触触发器工工作,接接收主触触发器的的信号,由于主主触发器器的输出出状态保保持不变变,因而而实现了了在一个个CP脉脉冲期间间输出状状态只变变化一次次。由于输入入是基本本RS触触发器，所所以触发发器的输输入端RR和S间间仍存在在约束。二主从从型触发器器电路结结构及逻逻辑符号号(P1169)主从型JJK触发发器是在在主从型型RS触触发器的的基础上上加上适适当连线线构成，它它将从触触发器的的输出QQ和分别别接回至至主触发发器接收收门的输输入
14、端（上上图的红红线和蓝蓝线），输输入信号号命名SS1改为为J和RR1改为为K。工作原原理 分分析上述述电路可可知,当当J、KK分别为为0、00,0、11和1、00时,其其功能与与SR触触发器相相同,分分别是保保持、置置0和置置1,这这里着重重分析当当J=KK=1时时的功能能(SRR触发器器此状态态不允许许,有约约束方程程SR=0),分别分分析当QQ=0和和Q=11时的工工作情况况。 由由分析可可知,若若Qn=0,则Qnn+!=1, 若Qnn=1,则Qnn+!=0,因因此JKK触发器器当J、KK均为11时,电电路具有有翻转功功能,即即Qn+!=。主从JKK触发器器功能表表（CPP有效期期间）JK
15、QNQN11说明0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转例6.22.4 试根根据给定定的CPP，J，KK的波形形，画出出主从型型JK触触发器输输出Q的的波形。设设触发器器的初始始状态QQ=0。三主从从型触发发器的动动作特点点通过以上上对主从从型RSS,JKK触发器器工作原原理的分分析，可可以看出出：触发器器的动作作分两步步进行，在在CP=1期间间,主触触发器接接收输入入信号，从从触发器器即输出出保持原原状态不不变;当当CP下下降沿到到来时，主主触发器器保持, 从触触发器接接收主触触发器保保持的CCP下降降沿到来来时输出出信号,从而实实现了
16、在在一个CCP期间间输出QQ只变化化一次。一一主触发发器本身身是一个个门控RRS触发发器，所所以在CCP=11的整个个期间，输输入信号号都将对对主触发发器起作作用。对对于主从从JK触触发器，若若在CPP=1，输输入信号号的状态态发生多多次变化化可能导导致触发发器输出出逻辑错错误。. 边边沿触发发型触发发器什么是边边沿触发发器：前面讲过过，门控控触发器器在整个个E信号号有效期期间均可可发生翻翻转，这这种类型型的触发发器称为为电平触触发器，电电平触发发器的结结果是在在E有效效期间允允许多次次翻转，见见上节。为了增强强触发器器的可靠靠性和提提高抗干干扰能力力，希望望触发器器的状态态变化仅仅仅取决决于
17、时钟钟信号触触发沿到到来时输输入信号号的状态态，即电电路翻转转时刻仅仅仅控制制在触发发脉冲的的上升或或者下降降的边沿沿，这类类触发器器叫边沿沿触发型型触发器器。由于于边沿触触发器在在没有触触发信号号时保持持不变，而而触发时时间又非非常短，所所以，边边沿触发发器有比比较高的的可靠性性和提高高抗干扰扰能力。下图为电电平触发发和边沿沿触发的的触发信信号波形形。本节介绍绍维持一一阻塞型型触发器器，它是是一种时时钟上升升沿触发发的边沿沿触发型型触发器器。一电路路结构上图示出出了由六六个与非非门构成成的维持持一阻塞塞型D触触发器的的逻辑图图。其中中最右面面的两个个是用与与非门构构成的基基本RSS触发器器。
18、是是输入端端。二工作作原理当CPP=0时时，CPP信号关关闭了下下图之间间的两个个与非门门，使其其输出为为1，基基本RSS触发器器的输入入是低电电平触发发，所以以RS触触发器的的输出保保持原态态不变。当上升沿沿到来且且D=11时：各各点电平平如下，触触发器置置1。当上升沿沿到来且且D=00时：各各点电平平如下，触触发器置置0。三具有有异步复复位、置置位功能能和多输输入端的的维持阻阻塞D触触发器异步复位位是指无无论是在在CP=1或是是在CPP=0期期间，只只要异步步复位端端=0都都立即能能将触发发器复位位（触发发器输出出Q=00），且且当=00信号撤撤消后，触触发器仍仍能保持持”0“状态，直直到
19、下一一个CPP有效的的边沿到到来时为为止；同同样=00具有异异步置位位（触发发器输出出Q=11）功能能。下图图就是具具有异步步置位/复位端端的维持持阻塞DD触发器器。称异异步复位位端，称称异步置置位端。四边沿沿触发型型触发器器的动作作特点从以上分分析看出出，边沿沿触发型型触发器器的次态态仅取决决于CPP触发沿沿到达时时输入信信号的逻逻辑状态态。为了了使触发发器可靠靠工作，输输入信号号应先于于CP触触发沿一一个时间间建立稳稳定的值值，这段段时间称称为建立立时间；并在CCP触发发沿过后后，需维维持一段段时间再再撤除，这这段时间间称为保保持时间间。例.22.6aa边沿触发发型D触触发器如如下图所所示
20、。分分析电路路功能并并根据给给定的波波形。对对应画出出输出QQ 的波波形。设设初态 Q=00。例.22.6bb 边沿沿触发型型JK触触发器如如下图所所示。分分析电路路功能并并根据给给定的波波形。对对应画出出输出QQ 的波波形。设设初态 Q=00。(下下图标识识后沿触触发有误误,前两两项说明明可能不不确切)例6.22.9 触发发器电路路如图所所示，分分析电路路功能，井井根据给给定的输输入波形形画出输输出Q的的波形，设设触发器器初始状状态均为为。 FFOO FFF1解：图中中FF00是CPP下降沿沿触发的的边沿JJK触发发器，FFF1是是A信号号上升沿沿触发的的边沿DD触发器器，RDD是异步步复位
21、信信号，低低电平有有效。相相应波形形如图所所示。(下图中中第三行行CP应应为Q00, 第第四行CCP应为为Q1)分析：在在给定的的A信号号的七个个脉冲中中，有四四个上升升沿使FFF1置置0，两两个上升升沿使FFF1置置1。第第一个上上升沿没没有用。CCP只有有两个下下降沿，因因为FFF0的JJ=K=1，接接成翻转转触发器器，所以以CP的的下降沿沿使FFF0翻转转两次均均是从00到1，FFF0的的从1到到0是异异步复位位。不同结构构触发器器动作特特点. 触触发器的的逻辑功功能及其其描述方方法一触发发器的逻逻辑功能能及其描描述方法法前面我们们向大家家介绍了了各种触触发器,现在大大致给它它们分一一下
22、类.按触发器器的结构构分类：有基本本RS触触发器、门门控(RRS) 触发器器、主从从型触发发器和边边沿型触触发器。按触发器器的功能能分类：可将触触发器分分成RSS触发器器、D触触发器、JJK触发发器和TT触发器器。常用用的几种种触发器器见下图图 (下图图中维持持-阻塞塞触发器器也属边边沿触发发器)另外，我我们还向向大家介介绍了表表示触发发器逻辑辑功能的的一些描描述方法法，如功功能表（特特性表），波波形图等等。本节节还要介介绍用特特性方程程，状态态图来表表示触发发器，并并且对他他们之间间的对应应关系进进行讨论论。触发器电电路的现现态指触触发器在在输入信信号作用用前的状状态。往往往用QQn表示；触
23、发器器电路的的次态指触触发器在在输入信信号作用用(和电电路现态态共同作作用)后后的状态态,用QQn11表示。触发器的的逻辑功功能是指指电路次次态Qnn1和和输入信信号及现现态Qnn之间在在稳态下下的逻辑辑关系，可可以用功功能表，特特性方程程,状态态图（又又称状态态转换图图）以及及波形图图一等方方法来描描述。按按照逻辑辑功能的的不同，一一般把触触发器分分成RSS，JKK，D和和T四种种类型。RS触触发器RSQn+11说明00Qn保持011置1100置011*不定把符合上上面功能能表逻辑辑关系的的触发器器叫RSS触发器器，它具具有置、置和保持持功能。根据功能能表，我我们可以以画出卡卡诺图，化化简后
24、，即即可得到到特性方方程。特性方程程 Qnn1=Sn + nQnSR=00（约束束方程） 下面向大大家介绍绍一种新新的描述述触发器器逻辑状状态的方方法 状状态图。用用圆圈分分别表示示触发器器的每一一个状态态，圆圈圈中间写写上是00还是11状态，用用箭头表表示状态态转换的的方向，箭箭头旁的的注明表表示实现现该状态态转换相相应的条条件。如如RS触触发器的的状态图图可以画画成下面面的方式式：JK触触发器JKQn11说明00Qn保持010置0101置111Qn 非非翻转把符合表表中逻辑辑关系的的触发器器叫JKK触发器器，它具具有置、置、保持持和计数数翻转功功能。D触发发器DQn+11说明00置011置
25、1把符合表表中逻辑辑关系的的触发器器叫D触触发器，它它具有置置、置置。T触发发器：把把JK触触发器两两个输入入端并接接成一个个输入端端，就构构成了TT触发器器。是它它的逻辑辑符号。它它具有保保持和翻翻转功能能。Qn11=J+ Qn = J+ Qn = JQn = TQn(取TT=J=输入端端)TQn+11说明0Qn保持1翻转二触发发器电路路结构和和逻辑功功能的关关系触发器电电路结构构和逻辑辑功能是是两个不不同的概概念，结结构形式式不同的的触发器器，不仅仅电路组组成、工工作原理理不同，而而且它们们在状态态转换时时动作特特点也不不同。基基本RSS触发器器，门控控RS触触发器。主主从结构构触发器器、
26、边沿沿触发器器都是按按结构形形式不同同而分的的触发器器。按照照逻辑功功能的不不同，一一般把触触发器分分成RSS，JKK，D，TT四种类类型。同一种电电路结构构形式可可以构成成不同功功能的触触发器，而而同一种种逻辑功功能的触触发器又又可以用用不同的的电路结结构来实实现。例如：用用JK触触发器完完成D触触发器的的功能。解： DD触发器器的特性性方程为为 Qn1= DJK触发发器的特特性方程程为 Qn1= Jn + nQn ，当当Kn =n 时时，Qn11= JJn + n Qn = Jn + nQn = Jn，取JJ=D即即得到DD触发器器,电路路图如下下：6.2.7 触发器器的选择择与使用用一触
27、发发器的选选择基本RRS触发发器结构构简单，搭搭接容易易，在不不需要时时钟脉冲冲控制翻翻转的情情况下，多多用于电电平锁存存，如消消除波形形抖动电电路、开开关设定定电路、整整形电路路，一位位数据锁锁存电路路等；门控触触发器结结构简单单，价格格便宜，存存储信号号有时钟钟控制，适适用于多多位数据据锁存，但但不能用用于移位位寄存器器和计数数器；主从结结构的JJK触发发器要求求在CPP=1期期间，JJ,K信信号不要要改变，适适用于计计数器，也也可用作作寄存器器、移位位寄存器器等；边沿触触发器的的次态仅仅取决于于CP触触发沿到到达瞬间间输人信信号的状状态，信信号仅要要求在建建立和保保持时间间稳定，故故输入
28、信信号在高高低电平平期间不不够稳定定或易受受干扰的的情况下下，选用用边沿触触发器较较为合适适，适用用于寄存存器，移移位寄存存器，计计数器等等。二触发发器应用用举例构成分分频电路路所谓分频频器就是是通过该该电路使使得单位位时间内内脉冲次次数减少少,亦即即脉冲频频率降低低,能够够使频率率降低一一半的电电路称之之为二分分频器, 能够够使频率率降低四四分之一一的电路路称之为为四分频频器，依依次类推推。例：分析析下面电电路，判判断其功功能。设设触发器器的初始始状态均均为0。解：D触触发器的的特性方方程是QQn1=D，当当把D和Q非连接接起来，方方程就变变成了QQn1=，具有翻转转功能,即每输输入一个个脉
29、冲，触触发器翻翻转一次次，每翻翻转两次次，触发发器的输输出端可可以得到到一个完完整的矩矩形波，而而触发器器翻转两两次所用用的前沿沿脉冲来来自CPP的两个个矩形波波。所以以，一个个T触发器器完成了了二分频频电路，用用其输出出再去触触发另一一个T触发器器（又是是一个二二分频），这这样，就就完成了了信号的的四分频频。该触触发器是是前沿触触发方式式。(2)构构成顺序序脉冲发发生电路路(见书P1182-1833)试问：下下图的分分频器有有什么特特点？63 时序电电路的一一般分析析方法时序电路路的分析析就是从从逻辑图图求出给给定时序序电路的的功能，一一般用状状态表(又称状状态转换换表)或或状态图图来表示示
30、。在66.1节节中，已已经介绍绍了描述述时序电电路逻辑辑功能需需用驱动动方程、输输出方程程和状态态方程。驱动方程就是存储电路(触发器)输入函数的表达式，输出方程就是时序电路输出函数的表达式，状态方程就是反映触发器次态与现态及输入关系的表达式，它是将触发器的驱动方程代人特性方程得到的。根据组成成时序电电路的各各个触发发器在CCP信号号作用下下是否同同时动作作将时序序电路分分为同步步和异步步两种类类型：同同步时序序电路是是指组成成时序电电路的各各个触发发器在同同一CPP信号作作用下同同时动作作，而异异步时序序电路是是指组成成时序电电路的各各个触发发器并不不在同一一个时钟钟信号下下动作。一同步步时序
31、电电路的一一般分析析方法分析方方法因为是同同步时序序电路，各各个触发发器的动动作受同同一个的控控制，分分析过程程中不必必单独考考虑每个个触发器器的时钟钟条件。分分析同步步时序电电路的逻逻辑功能能，一般般按以下下步骤进进行：分析举举例：例6.33.2 分析下下面的逻逻辑电路路,写出出方程式式,列出出状态表表,画出出波形图图并说明明电路功功能.写出输输入端的的表达式式(称之之为驱动动方程)J0=KK0=1 J11=K1=Q0写出JJK触发发器的特特性方程程并将驱驱动方程程代入，化化简后得得到状态态方程Q0n1=JJ0+ Qn0 = 1* + 0Qnn0 = Q1n1=JJ1+Q1n = Q0n+
32、Q1n = Q0nQ1n即状态态方程是是：Q0n1= Q1n11= QQ0nQ1n列出状状态真值值表画出状状态图 -说明功功能：四四进制加加法计数数器例6.33.1 分析图图.33.2电电路的逻逻辑功能能，写出出方程式式、列出出状态表表、画出出状态图图，说明明功能。 (下图图有误,两个均均为异或或门) 我们将图图稍微换换一下画画法：可以看到到，D00是典型型的用DD触发器器连接成成的T翻翻转触发发器，稍稍加分析析即可得得知，DD1的QQ端事实实上是以以反相的的方式接接到D端端，那就就是说，DD1仍然然是用DD触发器器连接成成的T翻翻转触发发器，是是一个受受控的TT 触发发器(欠欠准确,应为QQ
33、1、QQ0与XX共同决决定)。XX端为控控制信号号输入。.X=1时，我我们有如如下等效效电路：写出相应应的驱动动方程，状状态方程程，驱动方程程: D00=,D1=Q1Q0X=QQ1Q0状态方程程: Q00n11=D0n=, Q11n11=D1n=Q1nQ0nX=QQ1nQ0nX=0时，我我们有如如下等效效电路：(X=0时,下左图图中第二二个异门门不应等等效为反反相器)写出相应应的驱动动方程，状状态方程程，驱动方程程: D00=,D1=Q1Q0X=QQ1Q0状态方程程: Q00n11=D0n=, Q11n11=D1n=Q1nQ0nX=QQ1nQ0n综合合上面两两种情况况，列出出状态图图。画出出状
34、态图图二异步步时序电电路的一一般分析析方法用触发器器构成的的异步时时序电路路其各个个触发器器的时钟钟信号不不是源于于同一个个,因此此在分析析异步电电路时,必须考考虑各触触发器更更新时的的触发条条件.分分析步骤骤如下: 异步步时序电电路分析析步骤与与同步时时序电路路基本相相同,仅仅多时钟钟方程。例(例66.3.3) 分析下下面的逻逻辑电路路,写出出方程式式,列出出状态表表,画出出波形图图并说明明电路功功能.解：将接接“1”端淡化化后，可可以看到到，这是是一个比比较典型型的异步步触发的的时序电电路。下下面我们们按照步步骤一步步步进行行分析。写出驱驱动方程程，时钟钟方程。J0=KK0=1 J11=K
35、1=1 J22=K2=1 CCP0=CPP CP11=Q0 CCP2=Q1写出JJK触发发器的特特性方程程并将驱驱动方程程代入，化化简后得得到状态态方程Q0n1= J0+ Qn0 = 1+ 0Qnn0 = Q1n1= J1+ Qn1 = 1+ 0Qnn1 = Q2n1= J2+ Q2n = 1+ 0Q11n = 即状态态方程是是：Q0n1= Q1n11= QQ2n11 = 列出状状态真值值表画出状状态图 说明功功能：异异步八进进制加法法计数器器（或异异步三位位二进制制加法计计数器）。分析计计数器的的逻辑功功能也可可用波形形分析法法。在电电路中，若若CP的的波形是是频率固固定的重重复矩形形脉冲，
36、如如下图中中的CPP。根据据三个JJK触发发器的状状态方程程和CPP条件可可知，FFF0触触发器状状态翻转转发生在在CP下下降沿到到来瞬间间，FFF1触发发器状态态翻转发发生在QQ0由11变0的的瞬间，FFF2触触发器状状态翻转转发生在在Q1由由1变00的瞬间间，可分分别画出出Q0，QQ1，QQ2的波波形图。二进制计计数器是是“逢二进进一”，每当当本位由由1变00时，向向高位进进位，高高位亦应应翻转。64 常见的的时序逻逻辑电路路.4.1 寄存器器存放二进进制数据据、信息息的电路路我们称称寄存器器。一个个触发器器可以存存储一位位二进制制代码，NN个触发发器组成成的寄存存器可以以存放NN位二进进
37、制代码码。它常常用于数数字系统统和数字字计算机机中。一电路路结构图.44.1是是由D触触发器组组成的四四位寄存存器的逻逻辑图。它它有四个个数码输输入端DD3 DD2 DD1 DD0，一一个异步步复位端端R（高高电平有有效），一一个送数数控制端端CP。二工作作原理控制端和和复位端端均接在在一起，所所以当RR端出现现高电平平时，所所有D触触发器异异步复位位。除去去CP和和R的连连线，我我们可以以看到，四四个D触触发器是是独立的的，当CCP脉冲冲前沿时时，根据据Qn1=DD，将各个DD端的数数据存入入寄存器器。(下下图缺CCP和输输入连线线,见书书P1888 图图6.44.1)三简化化等效电电路：将
38、所有电电路集中中在一个个方框内内，方框框外标上上各个输输入，输输出及控控制电路路，就构构成了简简化的方方框图,上例简简化如下下。我们可以以利用简简化等效效电路的的方法，将将一个复复杂电路路看作一一个黑箱箱，在分分析设计计时，我我们只注注意它的的输出和和输入部部分，这这样，对对深入了了解电路路的功能能起到良良好的作作用。.4.2 移移位寄存存器分析上面面的寄存存器我们们可以得得知，仅仅在一个个CP脉脉冲的作作用下，就就可以将将若干位位数据存存入，上上面寄存存器是四四位的，我我们可以以很方便便的将其其扩成88位，116位乃乃至更多多。这种种寄存器器的每一一位触发发器是相相对独立立的，我我们称之之为
39、并行行寄存器器。下面向同同学们介介绍一种种用移位位的方式式来存储储数据的的寄存器器，称移移位寄存存器。它它不仅可可以用来来存储代代码，还还能在移移位脉冲冲作用下下将寄存存器内部部的二进进制数据据顺次向向左移动动或者向向右移动动（左移移，右移移），也也还可用用来实现现数据的的串、并并行转换换和处理理等。一单向向移位寄寄存器电路结结构：将将寄存器器中各个个触发器器的输出出依次与与后一级级触发器器的输入入连接，就就构成了了移位寄寄存器。 并 行行 输 出工作原原理初始异步步复位后后各个触触发器输输出为00。以后后每一个个CP，数数据右移移一次，四四个CPP后，串串行输入入完毕。设设有二进进制数据据1
40、1001，分分析每一一个CPP下各QQ的输出出。“”为输输入数的的个位数数。CP个数数Q0Q1Q2Q3 1000200031004110(下图CCP、RR连线末末标出)用JKK 触发发器构成成的右移移寄存器器；从下面的的表达式式中我们们可以看看到，将将J,KK端反相相接在一一起，就就可以将将JK触触发器当当做D触触发器使使用。所所以，图图6.44.3 JK触触发器构构成的移移位寄存存器和图图6.44.2的的D触发发器功能能是一样样的。JK触发发器特性性方程 D触发发器特性性方程问题？能否用用RS触触发器完完成D触触发器的的功能，答答案是肯肯定的。下面向大大家介绍绍一种用用RS触触发器设设计的寄
41、寄存器。二双向向移位寄寄存器双向移位位寄存器器：在移移位信号号的作用用下，寄寄存器不不但可以以使数据据右移，而而且还可可以便数数据左移移的寄存存器。这这种寄存存器往往往还具有有数据并并行输入入功能。电路结结构下图是双双向移位位寄存器器73LLS1994的逻逻辑图。该寄存器器由四个个RS触触发器和和各自的的输入控控制电路路组成。CCP和RR分别是是控制脉脉冲及异异步复位信号号。功能能选择信信号S11，S22以及相相应的四四个反相相器构成成左移/右移/并行输输入及保保持功能能选择。工作原原理该双向移移位寄存存器可以以实现数数据双向向（左移移或右移移）移位位和并行行输入。因因此，用用它可达达到数据据
42、串行输输入一并并行输出出、并行行输入一一串行输输出、串串行输入入一串行行输出和和并行输输入一并并行输出出等各种种目的。当功能能选择信信号S11=0，SS0=00时，简简化图如如下：图中打叉叉“”的的门表示示该门被被封，可可以看到到，左移移输入，右右移输入入，并行行输入端端全被封封。所以以电路只只能是保保持状态态。当功能能选择信信号S11=1，SS0=00时，简简化图如如下：可以看到到，右移移输入，并并行输入入，并行行输出端端全被封封。所以以电路是是左移输入入状态。当功能能选择信信号S11=0，SS=1时时，简化化图如下下：可以看到到，左移移输入，并并行输入入，并行行输出端端全被封封。所以以电路
43、是是右移输入入状态。当功能能选择信信号S11=1，SS=1时时，简化化图如下下：(略略) 可以看看到，左左移输入入，右移移输入，并并行输出出端全被被封。所所以电路路是并行行输入状状态。74LSS1944双向移移位寄存存器的功功能表如如表所示。例6.44.1 试用两两片双向向移位寄寄存器774LSS1944构成八八位双向向移位寄寄存器。解：每一一个744LS1194有有左移输输入，右右移输入入端各一一个，并并入端四四个，并并出端四四个，最最右最左左触发器器的Q端端就是串串行左移移输出端端和串行行右移输输出端。用用两片双双向移位位寄存器器74LLS1994构成成八位双双向移位位寄存器器时，接接法应
44、该该如下图图。当然，最最后完成成电路时时应该加加上控制制电路和和CP。SS1,SS0, 和CPP均并接接。.4.3 计计数器一计数数器的特特点和分分类能够累计计输入脉脉冲个数数的数字字电路称称为计数数器，它它含有若若干个触触发器。并并按预定定顺序改改变各触触发器的的状态，是是应用较较广泛的的时序电电路。计数器的的分类：按照各个个触发器器状态翻翻转的时时间,可可分为同同步和异异步计数数器；按照计数数过程中中数字的的增减规规律：可可分为加加法、减减法和可可逆计数数器；按照计数数器的循循环长度度：可分分为二进进制和进制计计数器。二同步步二进制制加法计计数器二进制加加法计数数器的特特点:某某一位翻翻转,其其后面各各位必须须全部为为1,再再耒一个个CP时时翻转.用JK触触发器构构成的四四位同步步二进制制加法计计数器电电路如图图6.44.7所所示，个JKK触发器器均接成成了T触触发器。当当T=00时，