《倒装工艺FC和扇出工艺FOWLP第二部分.docx》由会员分享，可在线阅读，更多相关《倒装工艺FC和扇出工艺FOWLP第二部分.docx（12页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2.4 Flip Chip Assembly基本上，有两组倒装芯片组件：一组在焊盘/走线之间有一个中间层，另一 组那么没有，即一无所有。带有中间层的倒装芯片组件，例如用于大批量生 产的焊料和由TCB制成的带有焊料盖的Cu柱，被称为间接键合，这是本 章的重点。因此，在芯片/晶圆上的键合焊盘/迹线之间没有任何东西的 Cu-Cu扩散键合称为直接键合。2.4.1 Cu-to-Cu TCB Direct Bonding铜到铜的扩散结合可以减小到超细间距和焊盘尺寸（焊盘之间的间距为5 Um或更小）。为了减少形成会严重影响键合质量和可靠性的天然氧化物 的趋势，Cu-to-Cu是一种TCB,通常在高温高压下和
2、较长的处理时间下运 行99-101,这不利于吞吐量和设备可靠性。另一方面，在室温下102- 108的铜对铜键合可实现最高的吞吐量和最少的器件可靠性问题，并且成 本非常低。然而，室温粘合的缺点是对（a）焊盘/走线/晶圆平面化，（b）外表处理以确保光滑的亲水性外表以实现高质量粘合的严格要求， 以及（c）洁净室等级（非常高）。需要）。Cu-to-Cu TCB主要用于晶圆 对晶圆（W2W）组装工艺，尚不在大规模生产中，因此，在本章结尾进行 了讨论。2.4.2 C4 Solder Mass Reflow焊料回流已用于倒装芯片组装近50年了。大多数的焊料C4凸块都大量回 流在硅，陶瓷或有机基板上。组装过程
3、非常简单，图2.16a ： （i）使用lookup 和lookupcamera来识别芯片上凸块和基板上焊盘的位置；（ii）在C4凸块 或衬底上，或在两者上都使用助焊剂；（iii）拾取C4凸块并将其放置在基寸为240毫米63毫米0.32毫米。共有36个单元，每个单元的尺寸为15.4 毫米15.4毫米0.32毫米。每个芯片上都有焊盘和走线。OSP的直径 Cupadis80 m and isona320Hmpitch。走线（引线）宽度为 25 并且 会凸出引线（BOL）。图2.25显示了 200 mm的硅晶圆衬底。切屑部位的尺 寸为5 mm 5 mm 760 um。有961个Cu焊盘，每个芯片位置的
4、间距为160 Hmo焊盘直径为60 kim0由于晶圆上芯片位置之间的街道（切缝）宽度太 窄（160 .m）,缺乏以放置底料，因此将使用其他所有芯片位置。(b)(a) Stencil (Top-view)OpeningStencil (X*SMtion view)UnderfillSi-lnterposer Wafer (Top-view) Chip Underfill Printing DirectionUnderfill.pOOpmStoncil openingStoncilStencil (3D Bottom-view)Dry-film (Blue color)Stencil k open
5、ingStencil Opening Stencil (5.5mmx0. 8mmStoncil openingFig.22 Stencil printing of underfill for flip chips on Si substrate. A. top view. B. bottom view C. 3D viewEEZedM SS0UMOZ1 SnAg wilder op63mmEEygL15.4mmFig. 2.24 Organic panel substrate. The diameter of the OSP Cu pads is 80um on 320umThe trace
6、width is 25um for BOL板上，然后随温度H回流。由于回流期间C4焊料凸块的外表张力，该过程 非常坚固（自对准）。图2.17显示了 iPhone6 Plus （2015年9月）的横截 面。可以看出，A9应用处理器以PoP格式安装，并且将焊有凸点的倒装芯 片大量倒装在2-2-2有机封装基板上。通常，C4凸块芯片的焊料质量流中 的凸块之间的间距可以小到50 umo(a) Mass Reflow of C4 or C2 Bumps (CUF)(b) TCB with Low-Force of C2 Bumps (CUF)F F F H H H H(c) TCB with High-F
7、orce of C2 Bumps (NCP)(d) TCB with High-Force of C2 Bumps (NCF)Fig. 2.16 Flip chip assembly with indirect bonding a. mass reflow of chips with C4 or C2 bumps with CUF. B. TCB with low force of chips with C2 bumps with CUF c. TCB with high force of chips with C2 bumps with NCP d. TCB with high force
8、of chips with C2 bumps with NCF*A9LPDOR4fabdotod by 14Mfwn Fln-FET process technologyLP0DR4 2Np crcM-tocM wfrwbond15mmpitchFig 2.17 PoP in Apples smartphone. The C4 solder-bumped flip chip is mass reflowed on a 2-2-2 package substrate0.4mm150pm pitch staggered C4 bumpsC2 Solder Mass Reflow过去的几年中，已尝试
9、在硅，陶瓷或有机封装基板上回流C2 （带有焊帽的铜柱）焊接芯片的焊料质量，以用于高引脚数和细间距的倒装芯片组件。图2.16a的组装过程与C4凸块的组装过程完全相同，但是自对准特性相差无几，因此很少使用。通常，C2凸焊芯片的焊料质量流中的支柱之间的间距可以小至25 umoC2 TCB在过去的几年中，在硅，陶瓷或有机封装基板上具有中间层（例如C2 （带 有焊帽的铜柱）的凸点）的TCB芯片已引起人们对高密度和超细间距倒装 芯片组件的关注。基本上，有两种方法，一种是低粘结力，另一种是高粘结 力。ChipChipub，trat。ChipCu-PHIarCu PadSubstrateFig. 2.18 C
10、ross section of a C2 flip chip assembled on an organic package surface with low force (CUF)2.4.4.1 C2 TCB with Low Bonding Force对于一个低键合力的芯片，组装过程很简单，如图2.16b所示： 首 先，使用查找和查找摄像头定位芯片上C2凸块及其在基板上相应焊盘的 位置；(ii)将助焊剂涂在焊锡盖上或基板上或两者上；(iii)将芯片拾 取并放置在基板上，然后施加温度(H)以熔化焊料，并施加较小的力(f)以将芯片保持在距基板一定距离的位置。上面的过程一次只完成一个 芯片，因此
11、与C2焊料大量回流工艺相比，生产率较低。图2.18显示了具 有TCB的倒装芯片组件的典型横截面，其在C2凸块上的作用力较小 109o通常，TCB通过低键合力在C2芯片上的支柱之间的间距可以小至 8 umoC2 TCB with High Bonding Force对于在C2芯片上具有高键合力的TCB,组装过程必须与NCP或NCF底漆结合使用，这将在后面讨论2.5 Underfill/Reliability填充110-124的应用可以提高倒装芯片焊点的可靠性，尤其是在有机基材 上。大多数底料由低膨胀度的填料（例如熔融石英（SiO2）和液体预聚 物（例如热固性树脂（粘合剂）组成，它们可以固化为固体
12、复合材料。 1987年，Hitachi说明，随着填充时间的延长，陶瓷基板上的倒装芯片焊 点的热疲劳寿命增加了口25。1992年，Yasu的IBM提出将低本钱有机基 板代替高本钱陶瓷基板用于倒装芯片组装35-38。他们说明，填充缺乏 后，硅芯片（2.5 10-6/）和有机基板（15-18 10-6/）之间的大热膨 胀失配得到了大大降低，并且焊点可靠适用于大多数应用。这为当今非 常流行的低本钱有机基板封装上的焊料凸点ip芯片翻开了大门，这些封装 用于例如个人计算机，笔记本电脑，智能手机，平板电脑等的处理器中。 基本上，有两种不同的应用程序下填充，即预组装下填充和后组装下填 充。2.6 Post-a
13、ssembly Underfill对于组装后填充，填充是在倒装芯片组装之后进行的，即倒装芯片已经在 基板上并且焊点已经大量回流（使用C2或C4凸点）或使用C2的低力 TCB颠簸。2.6.1 Capillary Underfill （CUF）对于组装后填充，基本上有两种方法，即CUF 126-129和MUF ISO- 134 o CUF是进入批量生产的第一种方法126-129。对于CUF,通过无 针辅助的针头或喷射器在基板组件上的倒装芯片的一侧（或两侧）上分配 底部填充物。由于毛细作用，这会完全填满芯片，焊点和基板之间的空 间。然后通过固化底漆将芯片和基板牢固粘合。CUF一次执行一个芯片 组装，
14、因此吞吐量成为一个问题。2.6.2 Molded Under fill （MUF）模压填充是由CooksonElectronics 130在2000年提出的，后来由例如 Dexter 131, Intel 128, Amkor 132, STATS ChipPAC 133和 LETI /STMicroelectronics 134提出。对于MUF,将经过修改的EMC转移模制 到芯片上，并填充芯片，焊点和倒装芯片组件的基板之间的间隙。芯片的 密封剂和底部填充剂是同时形成的，这将提高吞吐量。但是，MUF的挑战 在于：（a）芯片和基板之间的MUF流动通常在真空辅助下；b） EMC 的二氧化硅填料的尺
15、寸必须很小，以确保流动性；（c） MUF的EMC本钱 远高于封装成型的本钱；（d）由于EMC,芯片和基板之间的热膨胀不 匹配，封装翘曲成为一个问题；（e）成型温度受焊点熔点的限 制；（f）焊点的支座高度和间距不能太小。2.6.3 Printed Underfill为了增加CUF的通吐量并防止MUF的弊端，朗讯技术公司口35提出了一 种后装填底模的方法，该方法使用模版在封装基板组件上印刷倒装芯片的 底模材料，例如 如图2.19所示。可以看出，（1）模板设计具有一个开口， 该开口至少是芯片的尺寸135 ； （2）模板厚度不超过倒装芯片组件135的 高度（图2.19） ；3）基板必须有一个孔135,
16、以使填充物能够流出。135 的缺点是：（1）由于模板的开口很大以及从基板孔流出的填充物浪费了很 多填充物；（2）由于模板的开口很大（露出芯片的整个反面），并且模 板的厚度不高于芯片的反面（因此所有刮板压力），因此很有可能损坏芯片。在打印过程中应用于芯片的反面）（3）基片上的孔是不切实际的，因为它不仅影响布线，而且增加了基片的本钱和尺寸。在目前的研究中136,将 设计一种新的模板，以在有机面板和硅晶圆组件上印刷倒装芯片的底版。将 检查粘度，热增强和底纹的屡次印刷的影响。固化后的组件将通过C-SAM, X射线，剪切试验，横截面和SEM方法进行表征。(b)Hg. 2.19 a I4Kcnl Tech
17、nologies Ucncil panting of undcrtill. b Slcncil openings, c innted undcrtill2.6.3.1 A New Stencil DesignA new slcncil cicsigned for priming uncicrfill for flip chips on organic-fKinel and Si-water assemblies is proposed in the present investigation and shown in Figs. 2.20. 2,2 1 and 2.22. It can be
18、seen that (I) a very small fvctangular opening of the stencil is designed fr each chip and it is kxratcd on one edge of the chip; (2) the stencil is with a dry film underneath wilh many rectangular openings (nc for each chip) and the size in a little larger than the chip size; (3) there is a gxip be
19、tween the slcncil and the backside of the chips; and (4) there is a fixture to apply heat to the stencil and underfill to lower the undcrfiirs viscosity as shown in Fig. 2.2(). The size of (he stencil opening “nd the thickness of the stencil and dry film determine the underfill volume which should b
20、e appniximatciy equal to the sp;tcc between the chip, solder joints, and the substnilc plus the filet on the four sides of the chip.During printing (Hig. 2.2(b)t the underfill will fill tlc opening of the stencil and fall into lhe space between one edge of Ilie chip and the dry film. After printing
21、(usually* it only takes a few seconds), remove I he assembly (lug. 2.2(kr) from the stencil primer and place it on a hot plate (120 ) for the underfill to flow between (he chip, solder joints, and the substrate by capillary action (Fig. 2.2kJ). I;inally, cure the underfill.Comparing the prvsent sten
22、cil design with that of Luncct Technologies, the advanlagCN are (I) for a given chip si/c. solder joint size, and standofT height, the |x:ning and thickness of the slencil and dry film can be eslimated and tlwrv will not be any waste of Ihc underfill inalcrial： (2) because of the dry film underneath
23、 the stencil and (he gap between the Mencil and the Nicksidc of the chip, the chance of damaging I he chip in very slim; (3) wilh the aid of beat, the underfill is easier to be printed and the printed undcrtill on one edge of I he chip is more unifonn. and the residue of undcrtill on the stencil is
24、reduced; and (4) the throughp that of Lucent Technologies.Hot plateFig. IM m Before printing, b Dunng printing, c After pnntmg. d Ailrr capdhry actioo. llot air2.6.3.2 Test Chip为了证明新模板设计用于后期组装底版的可行性，我们制造了测试车。有机 面板和硅晶圆组件的测试芯片相同，如图2.23所示。可以看出，芯片尺寸 为5 mm 5 mm 150 |jm,并且有31 31 (961)个铜柱+ SnAg焊料帽凸点， 间距为16
25、0 |am0 Cu柱的直径为40 |jm,高度为25 pirn,而SnAg焊帽为17 |jm,如图2.23所示。(a)Stencil(Top-view)Underfill-Lfl OrganicPackageSubstratePanel(Toplew)Underfill Printing DirectionChipOrgan Package Substrate Panel (Top-view)Stencil (X-Mction view)Stencil Opening(5.5mmx0.8mm)StencUnderfillStencil openingStencil opening100pm2soimStencil (30 Bottom-view)Fg X21 Phnling undcrtill for flip chip% on crgjinic sub%lralc. Top view, b X c 3-1)view2.6.3.3 Test Substrates在本研究中，fipchi组件的测试基板分别是有机硅片Siwafer,并分别在图5和6中显示。2.24和2.25。可以看出，对于有机面板基板(图2.24),尺