《数字始终电路设计实验报告.docx》由会员分享，可在线阅读，更多相关《数字始终电路设计实验报告.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字始终电路设计实验报告题目技术译码显示器学院材料科学与工程专业材料物理学号姓名王正亮指导教师刘学敏2013年 12 月 29 日多功能数字钟电路设计目录1、摘要2、设计方案2.1设计要求2.2电路设计2.3各分块原理及分部分电路图2.4电路总图3、设计成果及分析4、设计中遇到的问题及解决办法5、心得与体会6、参考文献附录1原件清单附件2芯片引脚图和功能表1、摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与传统的机械式时钟相比，具有更高的准确性和直观性，且无机械传动装置，具有更更长的使用寿命，因此得到了广泛的使用。本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用石英晶体振荡器
2、连接成输出一秒的多谐振荡器用于计时器的秒脉冲,用CD4518和门电路的计数器实现计时,再通过七段数码管显示，外加上校分电路和清零电路即构成了简单数字钟。AbstractA digital clock is a kind of digital circuit technology, while the timing, minutes and seconds, compared with the traditional mechanical clock, with higher accuracy and intuitive, and no mechanical device, has longer
3、 service life, so it has been widely used. The course is designed to use simple logic chips to achieve digital clock. The point is to use a chip connected into quartz crystal oscillator output of harmonic oscillator used in seconds of the clock, useCD4518 (10),andgate circuit to achieve counting.The
4、n through 7 digital display, plus the minute adjusting circuits andtheclear circuit to make up a digital clock.2、 设计方案2.1设计要求1、脉冲发生电路：为计时器提供秒脉冲。2、计时电路：完成0分00秒9分59秒的计时功能。3、校分电路：在任何时候，只要拨动校分开关，可对分位进行快速校分。4、清零电路：具有开机自动清零功能，在任何时候，按动清零开关，可进行计时器清零。5、 系统级联调试，将以上电路进行级联完成计时器的所有功能。2.2电路方案1.电路原理图2.实验具体方案设计上图所示
5、电路原理图为老师所提供，仔细分析原理总图，该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分钟计数器采用9进制计数。计数器的输出经译码器送显示器。计时出现误差时可以用校分电路进行校分。根据各模块的功能查阅资料，掌握了总的逻辑功能，提出以下设计思路：使用振荡电路和分频电路产生秒脉冲，以计时电路为主体，最后在主体电路中加入校分电路和清零电路分别实现校分和清零。此设计方案最核心的地方在于各分块电路之间的耦合，尤其是校分和清零电路与主体电路的耦合2.3各分块原理及各部分电路图1、 脉冲发生电路振荡器是数字钟的核心。采
6、用石英晶体构成振荡器电路，产生稳定的高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲（1HZ）。分频器的功能主要有两个：一是产生标准秒脉冲（1HZ）。二是提供功能扩展电路所需驱动脉冲信号（1KHZ、2KHZ）。采用晶体的固有频率为32768HZ=215HZ。使用的芯片为CC4060、74LS74。电路图如下所示：2、基本计数、译码、显示电路下图所示为计数器、译码器、显示器的基本连接图。3、清零电路4、校分电路校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选
7、通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。下图所示电路中与非门采用芯片74LS00实现，非门采用74LS74实现，电容为22uF，R为10K。2.4电路总图3设计成果及分析经过反复安装和调试，最终能够实现设计要求的功能，如下图是最终完成并实现要求的功能的实际电路图。先接显示电路，显示电路接完，接入电源，当三个数码管都能正常显示8的时候说明接入正确。然后接计时电路，接入显示电路后，在电路中加
8、入外接脉冲，每个位数都能正常计数，秒个位和分个位分别从0到9，秒十位是接在10进制芯片上，应显示0到5，使用反馈清零电路，实现0-5计数。只有当进位电路接入之后，成为6进制电路，能显示0到5的数字。下面接脉冲发生电路，电路接入之后，无需外加脉冲，电路能自动计数。再接清零电路，当清零电路启动时，电路能自动清零。再接校分电路，接入后能控制分个位从0到9。4、 设计中遇到的问题及解决办法1、当计时电路接完之后，接入电源和脉冲，电路不能正确计时。检查后发现芯片的使能端没有接完整，经过查功能表，将使能端和清零端接入电路之后，电路能正常工作。2、秒个位向秒十位进位、秒十位向分位进位时，需要仔细分析进位信号
9、，根据进位信号设计不同的进位和清零电路。3、校分电路和清零电路的加入可能会和之前的主体电路有耦合方式不同的问题，可能会出现接入校分和清零电路后出现电路紊乱，使得原先的电路不能正常工作，此时应当小心的拆下加入电路，仔细分析电路逻辑关系，在着手进行修正。5、心得与体会 这次实验增加了我的动手能力，对集成电路有了更加充分的认识，对知识有了全新的理解与体会，对以后的学习有了全新的动力，同时对搜集资料设计电路及电路连接的能力都有了极大的提升。6、参考文献1蒋立平编著.数字电路.南京：南京理工大学2008年2 马鑫金编.电子技术实验指导书.南京：南京理工大学，2006年3 李银华等编著.电子线路设计指导.
10、北京：北京航空航天大学出版社，2005年4 王建新，姜萍编著.电子线路实践教程.北京：科学出版社，2003年5 王俊峰，安家文，吕宽州等编著.电工与电子技术实验教程，2006年附录1元件清单名称型号数量二入与非门74LS001个D触发器74LS741个四入与门74LS212个或门74LS321个BCD码计数器CD45181个分频器CD40601个译码器（驱动共阴）CD45113个非门74LS041个电容10pF1个22pF1个电阻1K 1/8w15个10K 1/8w1个22M 1/8w1个晶振32768Hz1个数码管共阴极（5V）3个直流稳压电源WYS 0-30V/2A*21台剥线钳1个尖嘴钳
11、1个万用表1个导线若干附录2 芯片引脚图和功能表1）显示器下图所示为七段型发光二极管构成的数码显示器，由于此二极管由高电平驱动，阴极共用，所以为共阴极。共阴极七段数码显示器2）计数器下图所示为CD4518双十进制同步加法计数器引脚图，片子内部封装两个相同且独立的十进制计数器，每个计数器中都含有四位二进制的技术单元，每个计数器含有两个时钟输入端“CP”和“EN”，简称双时钟，根据使用要求来选择不同的时钟输入，两者所不同在于“CP”端对时钟的上升沿有效，“EN”端对时钟的下降沿有效。表1.6.1为CD4518功能表。图 CD4518引脚图表1.6.1 CD4518功能表输入输出CrCPEN清零1x
12、x0000计数01BCD码加法计数保持0x0保持计数00BCD码加法计数保持01x保持3）译码器CD4511引脚图功能表输 入输 出LEDCBAgfedcba字符测灯0 XXXXXX11111118灭零10X00000000000消隐锁存111XXXX显示LE=01时数据译码1100000011111101100001000111011100010101001121100011100111131100100110111041100101110110151100110111110061100111000111171101000111111181101001110111194）与非门74LS00引脚图功能表ABY=非（AB）0010111011105）与门74LS21引脚图功能表ABY=AB0000101001116）非门74LS04引脚图功能表AY=非A01107）或门74LS32引脚图功能表ABY=A+B000011101111