数字电路设计实验报告.docx

《数字电路设计实验报告.docx》由会员分享，可在线阅读，更多相关《数字电路设计实验报告.docx（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电路设计实验报告 数字电路设计试验报告 引言 本课程是面对智能车制作的课程，但是主要讲解并描述的是一些关于智能车制作的一些最基本的基础学问。比如说一些单片机的学问和一些相应数字电路的学问。故我在这里利用一些所学的学问来设计一个数字时钟。该电路系统由秒信号发生器、“时、分、秒”计数器、显示器组成。秒信号产生器是整个系统的时基信号，它干脆确定计时系统的精度，这里用多谐振荡器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采纳60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采纳60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将

2、被送到“时计数器”。“时计数器”采纳24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器进行译码，通过六个七段数码管显示出来。 本作品的主要设计目的是娴熟运用555定时器构成多谐振荡器的方法，驾驭运用74LS160构成60进制计数器的方法以及运用74LS160构成24进制计数器的方法，理解在实际的设计电路中电压电流关系对整个电路功能的实现所具有的重要性。 关键词：数字电子钟；555定时器；60进制计数器；24进制计数器；共阳极七段数码管；74LS47译码器； 第一章：设计方案的选择 数字电子技术的困难性和敏捷性确定了数字电子钟的设计

3、方案有多种，以下是本设计的方案选择。 1、信号源的选择 多谐振荡器，信号发生器，脉冲芯片以及石英晶体振荡器等方式都可以作为脉冲信号源，但是石英晶振产生的频率较高，须要用到分频器来对它进行分频处理，故在此我选择的是用555定时器制作的多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。 2、计数器的选择 时分秒计数器的选择在74系列里同样有多种，74LS160和74LS161,74HC161，74LS191等等也都可以，考虑到其简洁易用,在此我选择的是74LS160。 3、译码器的选择 译码器的选择就只有两大类，一类是驱动共阳极的数码管，一类是驱动共阴极的数码管。在74系列里也有好几种，在这里我

4、选用74LS47来驱动共阳极数码管。 4、元器件清单 74LS160（十进制计数器）6个，74LS47（译码器）6个；74LS00（2输入与非门）3个；BCD数码管6个；NE555芯片一个，电阻，电容，滑动变阻器。 其次章、设计原理描述 1、数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，须要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就须要分别设计60进

5、制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。我设计的数字时钟就是用来计时的，厄并没有增加那个什么其它的报时、校对的功能。 2、设计框图： 电子钟在逻辑功能上是有秒脉冲发生器、秒计数器、分计数器、时计数器、译码器、显示器等组成。其原理框图如下所示： 秒脉冲计数器秒计数器分计数器时计数器译码器显示器 3、时钟信号的产生： 用NE555芯片和两个电阻以及两个电容组成一个时钟振荡电路，用来产生时钟信号的。电阻R 1、R2和电容C1构成定时电路。定时电容C1上的电压UC作为高触发端TH（6脚）和低触发端TL（2脚）的外触发电

6、压。放电端D（7脚）接在R1和R2之间。电压限制端K（5脚）不外接限制电压而接入高频干扰旁路电容C2（0.01uF）。干脆复位端R（4脚）接高电平，使NE555处于非复位状态，3脚用于输出时钟信号。 由555定时器组成的多谐振荡器如图(C)所示，其中R 1、R2和电容C为外接元件。其工作波如图(D)所示。 图2-3 555定时器组成的多谐振荡器及其工作波形图 设电容的初始电压Uc0，t0时接通电源，由于电容电压不能突变，所以高、低触发端VTHVTL0 _13_1到Vcc时，A2输出由0翻转为1，这时RD=SD=1，R-S触发顺保持状3态不变。所以0 _2t=t1时刻，uc上升到Vcc，比较器A

7、1的输出由变为0，这时RD=0， 3SD=1，R-S触发器复0，定时器输出u0=0。 t1tt2期间，Q=1，放电三极管T导通，电容通过R2放电。uc_按指数规律下降，当ucVcc时比较器A1输出由0变为1，触发器的RD=SD=1，的状态不变，u0的状态仍为低电平。 t=t2时刻，uc下降到_23_1Vcc，比较器A2输出由1变为0，R-S触3发器的RD=1，SD=0，触发器处于1，定时器输出u0=1。此时电源再次向电容C放电，重复上述过程。 通过上述分析可知，电容充电时，定时器输出u0=1，电容放电时，u0=0，电容不断地进行充、放电，输出端便获得矩形波。多谐振荡_器无外部信号输入，却能输出

8、矩形波，其实质是将直流形式的电能变为矩形波形式的电能。 多谐振荡器的放电时间常数分别为 tPH0.7（R1+R2）C1 tPL0.7R2C1 振荡周期T和振荡频率f分别为 T=tPH+tPL0.7（R1+2R2）C1 f=1/T1/0.7（R1+2R2）C1 依据以上两个式子就可以依据所须要的频率来确定电阻和电容的参数，但是为了频率可调一般会在电路4和7中间接入一个滑动变阻器。 4、用两个74LS160组成一个60进制的计数器原理： 74LS160原来是十进制的计数器，那么如何用两个十进制的计数器使它成为一个60进制的计数器呢？不过仅仅用这两个芯片是不行能的，还须要借助一个叫做74LS00的与

9、非门芯片。 74LS160的工作要满意的条件有两个：它的MR,PE,CEP,CET这四个端口要为高电平才可以为计数状态；另一个条件就是CP端要有上升沿信号的输入，才会进入计数的状态。当MR为低电平的时候，无论74LS160的状态如何，都会把数据进行清零。那么在了解了这三个关于74LS160的基本的学问之后，那么就可以起先设计60进制的计数器了。原理图如下: 首先第一个160芯片的CP端接入到信号发生的那个端口上，其它的PE，CER，CET，MR都接到高电平上。在160的四个输出端，把四个输出端根据凹凸位的依次接入到74LS47的输入端上。再把第一个芯片的TC（进位输出端）接到其次个芯片的CP端

10、。接到其次个芯片的CP端是为了产生时钟计数信号（也即秒钟的个位计数信号）。其次个芯片的接法也是它的PE，CER，CET都接到高电平上，在160的四个输出端上，一方面把13和12两端的线接到第一个74LS00的输入端，另一方面把四个输出端根据凹凸位的依次接入到74LS47的输入端上。再把74LS00的输出端接到其次个芯片的MR端和第三个芯片的CP端。接到其次个芯片的MR端是为了对其次个芯片的计数进行清零处理；而接到第三个芯片的CP端是为了产生时钟计数信号（也即分钟的个位计数信号）。 那么下面说明一下为什么是这么接线的：160是一个四位的计数器，从低位到高位的依次依次是（ 14、 13、 12、1

11、1）。当74LS00的输入信号全是高电平常，其输出信号为低电平（但两个输入信号不全为高电平的时候，其输出端始终为高电平），把第一个芯片的TC端接到其次个芯片的CP端，是因为160具有自动进位的功能，每当160从9变到0的时候，就会在TC端产生一个高电平脉冲信号，从而产生了一个上升沿，使得其次个芯片起先计数。对于其次个芯片我们只要其当计数到6就可以，但是又不能出现6，所以其次个芯片的输出端的接法是把 13、12两个端口接到74LS00的输入端，但其次个芯片从5变到6时（CP端会受到第一个芯片的影响，从而触发其次个芯片从5变到6），此时端口输出可表示为（0110），从而和第一个芯片引发类似的数据清

12、零处理。 在这个数字电路中是须要两个60进制的计数器的，但是分钟的计数器和秒钟是差不多的。 5、用两个74LS160组成24进制计数器的原理： 电路图如下图所示： 组成24进制的计数器的方法用点不同于60进制计数器的连接方法。因为时钟只能从0计时到24，但是有因为时钟的个位数不是一个循环的计数，其次次计数时只要计到4变5的时候就要清零，而时钟的十位数只要计到2变3的时候就要清零了，因此连接方法也就不同于之前的。 第五个芯片的CP端也是接到其次个74LS00的输出端口上，它的PE，CER，CET都接到高电平上。在160的四个输出端上，一方面把12端（0010）的线接到第三个74LS00的输入端，

13、另一方面把四个输出端根据凹凸位的依次接入到74LS47的输入端上。而对于第六个芯片的输出端中的13端（0100）接到第三个74LS00的输入端，对于74LS00的输出端分别接到第五个和第六个的MR端，这样就可以实现时钟的清零了，不会出现24了。因为当第五个芯片从3变成4的一瞬间，MR也在差不多同时进行清零了。对于第五个的计数是一方面利用160自身的从9变0的功能。 6、显示电路： 在设计我用74LS47译码器来驱动共阳极的一位数码管，电路图如 下 ： 第三章：数字电路的仿真设计 在multisim中画完电路之后，在进行仿真，以用来检验电路的正确性。完整的电路图如下，在仿真的时候没有接入ne55

14、5电路，而是用的函数发生器来充当信号源。但是效果是一样的。 仿真的结果分析：经测试，电路可以实现设计要求，可以实现数字钟的基本功能，秒脉冲信号及60、24进制计数器均可正常工作。所以，基于仿真结果可以认定，此次数字钟的设计是胜利的。 第四章：心得体会 通过这次对数字电子钟的课程设计，把课本上学到的学问与实践相结合。从中对学到的学问有了更进一步的理解，而且更进一步的熟识了芯片的结构及驾驭了各芯片的工作原理和其详细的运用方法。也熬炼了自己独立思索问题的实力和通过查看相关资料来解决问题的习惯。厄，在一起先的时候我查阅了智能车队的里上传的关于74系列的资料，在仔细阅读完相应的芯片的资料后，发觉不是很懂

15、。只知道74LS160是十进制的计数器，但是怎样才能组成60进制和24进制的计数器呢，不得已只能上网查阅资料，但是一查却发觉很多是基于单片机的电子钟设计，而不是纯数字电路，后来找到一些资料和图，却发觉不是很好理解。最终根据一个查到的关于60进制的计数器，在软件上连了，却发觉没用其次个数码管根本不会计数，也即没有上升沿的输入。最终看了半天和百度，才发觉那个电路图是有问题的了。74LS160虽然是十进制的计数器，但是它便不会计到10，而是在9以后就变为0了，所以把160的13和11两端的线接到与非门上，根本就不会输出低电平，始终保持的高电平输出。最终在探讨了一下160的几个端口的功能之后，发觉我完

16、全可以把第一个160的TC端接到其次个芯片的CP端以用来产生时钟信号。根据这种思路来设计电路的话，就可以只要用到三个74LS00与非门了，比一些用五个的就要更简便一些了。从这个查阅资料的过程中，我发觉了有问题可以找百度，但是却不能依靠于百度，有时看书才是王道那。 其实设计本身并不是有很重要的意义，而是在于我们对待问题时的看法和处理事情的实力。各个芯片能够完成什么样的功能，运用芯片时应当留意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区分。 另外，我还慢慢熟识了multisim这个仿真软件的各个功能，让我体会到了其中的乐趣，而在用这个软件的时候，还要学会如何去接线和支配这些元

17、器件，用实现电路的简洁和直观，尽量要少的线交叉在一起。娴熟驾驭了Multisim仿真软件的运用，最重要的是提高了自己的动手实践实力，话说娴熟的驾驭了这个软件的一些基本的用法，比如说找元器件那和设置参数那，那么以后我们也就可以根据自己的思路去设计一些电路，并进行仿真，以证明自己的想法并且进行改进。详细来说： 一、学会了如何运用Multisim 10软件。 二、在实践中了解了多种元件的功能和参数。 三、从仿真实践中不仅学会了如何去分析问题和解决问题，也体会到了胜利的喜悦和失败的愁闷。 四、提高了自己的读图和分析图还有设计图的实力。 五、驾驭了设计不同进制的计数器的方法。 六、学会了用555定时器来

18、产生肯定频率的脉冲的方法。 总之，这次课程设计让我学到了好多东西，也驾驭了一些74系列芯片的运用。 数字电路设计试验报告 数字电路试验报告 北邮数字电路与逻辑设计试验报告 数字电路试验课程小结 脉冲与数字电路试验总结 数字电路与逻辑设计试验总结报告 数字电路课程设计 数字电路课程设计 数字电路总结 数字电路业务 本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第13页 共13页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页