《习题3组合逻辑电路分析及设计数字电子技术含答案.pdf》由会员分享，可在线阅读，更多相关《习题3组合逻辑电路分析及设计数字电子技术含答案.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-习习 题题 3 3组合逻辑电路分析与设计组合逻辑电路分析与设计数字电子技术数字电子技术题 3.1分析图题 3.1 所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。解：解：由电路图得真值表如下所示：所以：A电路实现比拟器的功能。A，B 是输入；Y1，Y2，Y3分别是 AB 时的输出。题 3.2分析图题 3.2 所示电路，说明电路的逻辑功能。解：解：电路的逻辑函数表达式为：电路的逻辑功能是：在使能条件 EN=1 且 S=0 时，输出 A；在使能条件 EN=1 且 S=1时，输出 B；使能条件 EN=0 时，输出高阻态。电路实现数据选择器的功能。题 3.3图题 3.3 是一个密码锁
2、控制电路。开锁条件是必须将开锁开关闭合，且要拨对密码。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁翻开而不报警。否则，开锁信号为 0，报警信号为 1。试分析该电路的密码是多少。解：解：Y1 SABCDB时，Y11AB时，Y31A B时，Y21分析电路可知：电路的密码是1001。题 3.4图题 3.4 所示电路由 4 位二进制比拟器7485 和 4 位二选一数据选择器74157组成。其中 74157 控制端A/B的控制作用为：A/B=0 时，Yi=Ai,否则，Yi=Bi。试分析图示电路的逻辑功能。解：解：当A B时，输出 A；当AB时，输出 B；所以电路的功能是输出 A，B 中较
3、小的数。题 3.5*建筑物的自动电梯系统有五个电梯，其中三个是主电梯设为A、B、C，两个备用电梯。当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号Y1,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号 Y2，使备用电梯主电源接通，处于可运行状态。请列出该电路的真值表，并写出Y1、Y2 的逻辑表达式。.z.-解：解：分析题意得真值表如下：所以：Y1 ABC ABC ABC题 3.6用与非门设计一个多数表决电路。要求A、B、C 三人中只要有半数以上同意，则决议就能通过，但A 还具有否决权，即只要A 不同意，即
4、使多数人也不能通过。要求列出真值表，化简逻辑函数，并画出逻辑电路图。解：(1)分析题意得真值表如下：(3)逻辑电路图如以下图示：(2)函数的逻辑表达式：Y ABC ABC ABC AC AB题 3.7用与非门设计一交通灯故障检测电路。要求三色信号灯R、Y、G 中有且只有一灯亮，输出 Z=0，无灯亮或同时有两灯或两灯以上亮均为故障，输出 Z=1。要求列出真值表，写出最简表达式，画出逻辑图。解：(1)设灯亮为 1，灯灭为 0，分析题意得(3)逻辑电路图如以下图示：真值表如下：(2)函数的逻辑表达式：Y RYG YG RY RG题 3.8图题 3.8 表示一热水器的水位情况，虚线表示水位，A、B、C
5、 电极被水浸没时会有信号输出。水面在 C、B 间时为正常状态，绿灯 G 亮；水面在 B、A 间或在 C 以上时为异常状态，黄灯 Y 亮；水面在 A 以下时为危险状态，红灯R 亮。试用 SSI 器件实现该逻辑功能的电路。解：解：(1)设对于水位 A、B、C 浸没状态为 1，(3)逻辑电路图如以下图示：露出状态为 0，分析题意得真值表如下：(2)化简后函数的逻辑表达式：G BC题 3.9用 3 线-8 线译码器芯片 74LS138 和必要的门电路实现以下逻辑函数：1Y(A,B,C)3Y(A,B,C)2Y A BCm(0,3,6)0M(1,2,3,7)解：解：1Y(A,B,C)m(0,3,6)mm3
6、m6 m0m3m62Y ABC ABC ABC ABC ABC 3Y(A,B,C)M(1,2,3,7)m(0,4,5,6)题 3.10用 8 选一数据选择器实现逻辑函数。1Y(A,B,C)2Y AC ABC ABC3Y(A,B,C,D)m(1,2,4,7)m(0,1,2,6,7)m(0,3,4,6,8,9)(10,11,12,13,14,15)解：解：1Y(A,B,C)m(0,1,2,6,7)2Y AC ABC ABC3Y(A,B,C,D)m(0,3,4,6,8,9)(10,11,12,13,14,15)函数真值表如下：题 3.11试用 4 选一数据选择器实现逻辑函数Y ABC AC BC。.
7、z.-解：解：Y ABC AC BCm(0,2,3,4,7)函数真值表如下：电路图如下所示：题 3.12用 1 片 74283 实现将余 3 码转换为 8421BCD 码的电路。解：解：8421BCD 码相当于余 3 码减 3,也即余 3 码加-3 的补码 1101。题 3.13用学过的器件设计一个检测8421BCD 码并将其进展四舍五入的电路。设四个输入变量为 A、B、C、D，当输入伪码时Y1为 1，作为告警输出；当输入大于或等于5时，Y2为 1，作为四舍五入输出。解：解：列出函数的真值表：用译码器实现电路：题 3.14试用两片 4 位二进制数加法器 74283 和必要的门电路组成一个实现两
8、个 1位十进制数的 8421BCD 码相加的加法器。提示：根据 8421BCD 码的加法运算规律，当两数之和小于或等于 9 时，相加的结果与按二进制数相加所得到的结果一样。而当两数之和大于 9 时，则应在按二进制数相加的结果上加6 校正。解：解：二进制和 8421 码和数如以下图所示：由真值表得逻辑函数表达式为：题 3.15试用 ROM实现8421BCD码到余 3 码的转换。要求画出存储矩阵的点阵图。解：解：8421BCD 码和余 3 码之间的关系用真值表表示如下：所以：Y1m(5,6,7,8,9)ROM 阵列图如下所示：题 3.16画出与以下实体描述对应的元件符号。1ENTITYbuf3sI
9、S-三态缓冲器实体PORT(*：INSTD_LOGIC；-输入端ena：INSTD_LOGIC；-输入端y：OUTSTD_LOGIC)；-输出端END ENTITYbuf3s；2ENTITYmu*41aIS-四选一数据选择器实体PORT(in0，in1，in2，in3：INSTD_LOGIC；-数据输入端sel：IN STD_LOGIC_VECTOR(1 DOWNTO 0)；-地址输入y：OUTSTD_LOGIC)；-输出端END ENTITYmu*41a；解：解：12题 3.17阅读例 3.3.1，试编写一个实现变量A、B 相异或的 VHDL 源程序。解：解：ENTITY orgate IS
10、PORTa，b：IN BIT；y：OUT BIT；END ENTITY orgate；ARCHITECTUREoneOF orgateISBEGINy=a*OR b；.z.-END ARCHITECTURE one；题 3.18试编写一个实现半加器的VHDL 源程序。解：ENTITY orgate ISPORTa，b：IN BIT；S，C0：OUT BIT；END ENTITY orgate；ARCHITECTUREoneOF orgateISBEGINS=a*OR b；C0=a AND b；ENDARCHITECTUREone；题 3.19 逻辑电路如图题 3.19 所示，假设图中门电路的延时均为5ns，试根据 A 的输入波形，画出 Y1和 Y 的波形。解：Y1和 Y 的波形的波形图如下图：题 3.20 逻辑电路如图题 3.20 所示，判断该电路是否存在冒险现象，如果存在，请通过修改逻辑设计消除冒险现象。解：分析电路得逻辑函数表达式：当AC 11时，Y B B；当BD 00时，Y C C；所以电路存在冒险现象。如果通过修改逻辑设计消除冒险现象，就加上冗余项。结果是：YAB BCCD AC BD.z.