电工学组合逻辑电路.ppt

《电工学组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电工学组合逻辑电路.ppt（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、电子技术电子技术电工学组合逻辑电路 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 一、一、或或门电路门电路 12.1 集成基本门电路集成基本门电路 UABF1 ABF01110 00 11 01 1A B F 真值表真值表FAB A0=AA1=1 AA=AAA=1 或运算或运算（逻辑加）（逻辑加）或逻辑和或门或逻辑和或门 2大连理工大学电气工程系大连理工大学电气工程系第第第第121

2、21212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 信号输入端信号输入端信号控制端信号控制端当当 B=0 时，时，F=A 门打开门打开当当 B=1 时，时，F=1 门关闭门关闭 或或门还可以起控制门的作用门还可以起控制门的作用 1 ABF3大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 信号输入端信号输入端信号控制端信号控制端当当 B=0 时，时，F=A 门打开门打开当当 B=1 时，时，F=1 门关闭门关闭 或或门还可以起控制门的作用门还可以起控制门的作用 1 ABF4大连理工大学电气工程系大连

3、理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 例例12.1.1 下图所示为一保险柜的防盗报警电路。下图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关保险柜的两层门上各装有一个开关S1和和S2。门关上时，。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该开关闭合。当任一层门打开时，报警灯亮，试说明该 电路的工作原理。电路的工作原理。+5V1 S1S21k1k30 EL分析：开关分析：开关 S1 和和 S2 任一个打开时，报警灯亮。任一个打开时，报警灯亮。5大连理工大学电气工程系大连理工大学电气工程系第第第第121212

4、12章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 二、二、与与门电路门电路FABA 0=0 A 1=A A A=A 00010 00 11 01 1ABUFA B F 真值表真值表A A=0&ABF与运算与运算（逻辑乘）（逻辑乘）与逻辑和与门与逻辑和与门 6大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 当当 B=1 时，时，F=A 门打开门打开当当 B=0 时，时，F=0 门关闭门关闭信号输入端信号输入端 与与门也可以起控制门的作用门也可以起控制门的作用&ABF信号控制端信号控制端7大连理工大学电气

5、工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 三、三、非非门电路门电路AUFR1AF0110F=A 非运算非运算 （逻辑非）（逻辑非）A F 真值表真值表0=1 1=0 A=A 非逻辑和非门非逻辑和非门 8大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 12.2 集成复合门电路集成复合门电路TTL 电路电路CMOS 电路电路CT1000 通用系列通用系列CC0000 CC4000CT2000 高速系列高速系列 CT4000 低功耗系列低功耗系列CT3

6、0009大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 一、一、或非门电路或非门电路F1 AB10000 00 11 01 1A B F 真值表真值表F=AB 或非门或非门 10大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 CMOS 或或非门原理电路非门原理电路 A=0，B=0，F=1 PMOS1 和和 PMOS2 导通导通 NMOS1 和和 NMOS2 截止截止 A=0，B=1，F=0 PMOS1 和和 NMOS2 导通导通 NMO

7、S1 和和 PMOS2 截止截止 A=1，B=0，F=0 NMOS1 和和 PMOS2 导通导通 PMOS1 和和 NMOS2 截止截止 A=1，B=1，F=0 PMOS1 和和 PMOS2 导通导通 NMOS1 和和 NMOS2 截止截止 CMOS 或非门或非门 NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UB11大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 二、二、与非门电路与非门电路F&AB11100 00 11 01 1A B F 真值表真值表F=A B 与非门与非门 12大连理工大学电

8、气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 TTL 与非门原理电路与非门原理电路 A=0，B=0，A=0，B=1，A=1，B=0，F=1 T1 处于饱和状态处于饱和状态 T3 导通导通T2 和和 T4 处于截止状态处于截止状态 A=1，B=1，T1 和和 T3 处于截止状态处于截止状态 T2 和和 T4 处于饱和导通处于饱和导通 F=0 TTL 与非门与非门+5 VT4RB1RC2RC3ABF T1 T2 T3 RE23.6V 0V13大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合

9、合合逻逻逻逻辑辑辑辑电电电电路路路路 三、三、三态与非门三态与非门逻辑符号逻辑符号逻辑功能逻辑功能:F&ABE ENE=0 F=ZE=1 F=A BE=1 F=ZE=0 F=A BF&ABE EN14大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 例例12.2.1 试利用与非门来组成非门、与门和或门。试利用与非门来组成非门、与门和或门。(b)与门与门(c)或门或门(a)非门非门 F=A A=AF=A B=A BF=A B=A+B解：解：&AF&FAB&FAB15大连理工大学电气工程系大连理工大学电气工程系第第第第1

10、2121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 12.3 组合逻辑电路的分析组合逻辑电路的分析一、组合逻辑电路一、组合逻辑电路(1)由输入变量由输入变量(即即 A 和和 B)开始，逐级推导出开始，逐级推导出(2)各个门电路的输出，最好将结果标明在图上。各个门电路的输出，最好将结果标明在图上。二、二、分析步骤分析步骤(2)利用逻辑代数对输出结果进行变换或化简。利用逻辑代数对输出结果进行变换或化简。三、逻辑代数简介三、逻辑代数简介 由门电路组成的逻辑电路叫由门电路组成的逻辑电路叫组合逻辑电路组合逻辑电路。逻辑变量只取逻辑变量只取 0、1 两个值。两个值。16大连理工大学电

11、气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 公式名称公式名称 公式内容公式内容自等律自等律A+0=AA 1=A0-1律律A+1=1A 0=0重叠律重叠律A+A=AA A=A互补律互补律A+A=1A A=0 复原律复原律A=A表表12.3.1 逻辑代数的基本公式（逻辑代数的基本公式（1）17大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 公式名称公式名称 公式内容公式内容 交换律交换律 结合律结合律 分配律分配律 吸收律吸收律 反演律反演律(摩根定

12、律摩根定律)A+B=B+AA B=B AA+(B+C)=B+(C+A)=C+(A+B)A (B C)=B (C A)=C (A B)A+(B C)=(A+B)(A+C)A (B+C)=(A B)+(A C)A+(A B)=AA (A+B)=A A B=A+B A+B=A B 表表12.3.1 逻辑代数的基本公式（逻辑代数的基本公式（2）18大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 B AB0 00 11 01 1A ABAB异或门异或门 F=A AB B AB=A BA B=A(AB)B(AB)=A ABB

13、AB =例例12.1 分析图示逻辑电路的功能。分析图示逻辑电路的功能。0110A B F 真值表真值表A B F&A AB B AB 解：解：19大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 F=A B+A B=A B+A B=A B 异或门异或门 =1A BF1=1AB F 1F=1AB F 同或门同或门 =20大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 名称名称 逻辑符号逻辑符号 逻辑表达式逻辑表达式或门或门与门与门非门非门或

14、非门或非门 与非门与非门表表12.3.3 常用门电路的逻辑符号和逻辑表达式常用门电路的逻辑符号和逻辑表达式1 ABF&ABFF&ABF1 AB1AFF=ABF=AB F=A F=A B F=AB 21大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 例例12.3.1 分析图示密码锁电路的密码。分析图示密码锁电路的密码。S+5VA B C D E F1F211 1 ABCDE F1=1 A B C D E=1 开锁信号。开锁信号。1 0101=1 报警信号。报警信号。11111密码为：密码为：1 0 1 0 1。ABC

15、DE F2=1 A B C D E 解：解：22大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 12.4 组合逻辑电路的设计组合逻辑电路的设计一、半加器一、半加器(1)根据逻辑功能列出真值表根据逻辑功能列出真值表0 01 01 00 1A BF C0 0 0 1 1 01 1 两个一位两个一位二进制数二进制数 本位和本位和 进位位进位位 23大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 (3)根据逻辑表达式画出逻辑电路根据逻辑表达式画

16、出逻辑电路&C ABF=1ABF C CO 半加器半加器(2)根据真值表写出逻辑表达式根据真值表写出逻辑表达式 本位和本位和 进位位进位位 C=A BF=A B+A B=A B 24大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 二、二、全加器全加器(1)根据逻辑功能列出真值表根据逻辑功能列出真值表Ai Bi Ci-1 Fi Ci0 00 11 01 10 1010101两个两个 n 位二进位二进制数中的一位制数中的一位本位和本位和 进位位进位位 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 Fi

17、=Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci=AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1(2)根据真值表写出逻辑表达式根据真值表写出逻辑表达式 25大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 (3)化简或变换逻辑式化简或变换逻辑式 =(AiBiAiBi)Ci1=(Ai Bi)Ci1 =（Ai Bi）Ci1=(Ai Bi)Ci1+AiBi=Ai Bi Ci1(AiBiAiBi)Ci1(Ai Bi)Ci1=(Ai Bi AiBi)Ci1 AiBi(Ci1Ci1)Fi=

18、Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci=AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 26大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 (4)根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路AiBiAi Bi Fi Ci COAi Bi 1(Ai Bi)Ci(Ai Bi)Ci1 COCi1 Fi=Ai Bi Ci1Ci=（Ai Bi）Ci1+AiBi Ai Bi Ci1 Fi Ci CI CO全加器全加器 全加器全加器 27大连理工大学电气工程系大连理工大学电

19、气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 4 位全加器逻辑图：位全加器逻辑图：CI COCI COCI COCI COF4F3F2F1C4C3C2C1C0A4 B4A3 B3A2 B2A1 B1 4 位全加器逻辑图位全加器逻辑图 28大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 12.5 编码器编码器控制信息控制信息编码器编码器二进制代码二进制代码编码器的分类编码器的分类 可实现编码功能的组合逻辑电路。可实现编码功能的组合逻辑电路。普通编码器普通编码器 优先编码器

20、优先编码器 二进制编码器二进制编码器 二二-十进制编码器十进制编码器 29大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 一、普通编码器一、普通编码器 每次只允许输入一个控制信息的编码器。每次只允许输入一个控制信息的编码器。1.二进制编码器二进制编码器 将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码30大连理工大学电气工程系大连理工大学电气工程系第第第第121212

21、12章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 当当 n=2 时，即为时，即为 4 线线2 线编码器：线编码器：四个需要四个需要编码的信号编码的信号 两位二进制代码两位二进制代码F1F2A0A1A2A3二进二进制编制编码器码器0 00 11 01 1输入输入F1 F2A0A3A1A2 4 线线-2 线编码器线编码器 31大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 2.二十进制编码器（二十进制编码器（BCD 码）码）十进制数十进制数 0 9：0000 1001 （8421 BCD 码码）例如十进制

22、数例如十进制数 357 用二进制数表示为：用二进制数表示为：0011 0101 0111键控二十进制编码器键控二十进制编码器:输入端：十个按键输入端：十个按键 A0 A9输出端：输出端：F1 F435732大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 表表12.5.2 编码器真值表编码器真值表 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9F4 F3 F2 F1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 10 0 0 1 1 1 0 1 1 1 1 1

23、 1 10 0 1 01 1 1 0 1 1 1 1 1 1 0 0 1 11 1 1 1 0 1 1 1 1 10 1 0 01 1 1 1 1 0 1 1 1 1 0 1 0 11 1 1 1 1 1 0 1 1 10 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 01 1 1 1 1 1 1 1 1 0 1 0 0 1编码器表达式编码器表达式F1=A1 A3 A5 A7 A9F2=A2 A3 A6 A7 F3=A4 A5 A 6 A7 F4=A8 A933大连理工大学电气工程系大连理工大学电气工程系第第第第1212

24、1212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 编码器电路编码器电路 A0&1&G4&G1&G3&G21k10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1 G5G634大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 当有键按下时，当有键按下时，S=1 灯亮灯亮当所有键未按下时，当所有键未按下时，S=0 灯不亮灯不亮区分：区分：当所有键都未按下时，输出当所有键都未按下时，输出 0000当当 A0 键按下时，输出键按下时，输出 0000S=A0 F1+F2+F3+F4=A0+F1

25、+F2+F3+F435大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 表表12.5.2 优先权编码器真值表优先权编码器真值表 如果同时有多如果同时有多 个信号输入，个信号输入，输出的是数码输出的是数码 大的输入信号大的输入信号 对应的代码。对应的代码。二、二、优先权编码器优先权编码器 A1 A2 A3 A4 A5 A6 A7 A8 A9F4 F3 F2 F1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 11 1 0 1 0 1 1

26、 1 1 1 1 1 1 0 0 0 1 1 1 1 11 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 11 0 0 1 0 1 1 1 0 0 0 0 1 0 1 1 1 0 0 1 1 036大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 12.6 译码器译码器 将具有特定含义的二进制代码变换成一定将具有特定含义的二进制代码变换成一定n 位二进制位二进制代码输入代码输入2n 种状态种状态2n 种输出种输出译码器译码器二进制数代码二进制数代码 按其编码时的原意翻译成按其编码时的原意翻译成 对应的信

27、号输出对应的信号输出一、一、二进制译码器二进制译码器的输出信号，以表示二进制代码的原意，这一的输出信号，以表示二进制代码的原意，这一实现译码功能的组合电路为译码器。实现译码功能的组合电路为译码器。过程称为译码。过程称为译码。37大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 n=2 时即为时即为 2 线线4 线译码器：线译码器：F1 E A21 A2A1F1 F2F3F4E 111F3 E A21 F2 E A21 F4 E A21 0 0 0 1 1 0 1 1 低电平译码低电平译码 E A1 A2 F1 F2

28、F3 F41 0功功 能能 表表1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0=E+A1+A2=E+A1+A2 译码器电路译码器电路=E+A1+A2=E+A1+A238大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 二、二、显示译码器显示译码器1.1.数码显示器数码显示器数码显示器数码显示器 共共阳阳极极共共阴阴极极a b c d e f gUCCa b c d e f g LED 显示器的两种接法显示器的两种接法 a b d e f gc f g a be d c h39大连理工大学电气工

29、程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 二、二、显示译码器显示译码器输输 入入 输输 出出 A4 A3 A2 A1 a b c d e f g 显显 示示 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 表表12.6.2 显示译码器功能表显示译码器功能表 1 1 1 1 1 1 0 0 1 1 0 0 0 01 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1

30、1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 101 23456789 40大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 显示译码器的连接图显示译码器的连接图 +UCCabc defgA4 A3 A2A1 BCD码码输输入入显示显示译码器译码器LED显示器显示器 显示译码器显示译码器 41大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 *12.7 通用阵列逻辑通用阵列逻

31、辑PLD与与门阵列门阵列或或门阵列门阵列 或门或门 实现实现或或运算运算 与门与门 实现实现与与运算运算 与门和或门通常改用示意符号表示。与门和或门通常改用示意符号表示。&ABF1ABCF1FA B CA B C&F 或门的示意画法或门的示意画法 42大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 与门阵列和或门阵列与门阵列和或门阵列 1111A4 A3 A2 A1F1 F2 F3 F4&43大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路

32、路 PLD 不但可以实现组合逻辑电路的功能，不但可以实现组合逻辑电路的功能，而且可以实现时序逻辑电路的功能。而且可以实现时序逻辑电路的功能。输出输出 F1和和F2 就是上述就是上述 Fi 和和 Ci 的表达式。的表达式。加法器的逻辑表达式加法器的逻辑表达式:电路的功能：加法器。电路的功能：加法器。Fi=Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci=AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 44大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 PLD 分类分类 现场可编程逻辑阵列现场可编程逻辑阵列 FPLA可编程阵列逻辑可编程阵列逻辑 PAL通用阵列逻辑通用阵列逻辑 GAL可擦除的可编程逻辑阵列可擦除的可编程逻辑阵列 EPLA现场可编程门阵列现场可编程门阵列 FPGA 在系统可编程逻辑器件在系统可编程逻辑器件 ISP-PLD45大连理工大学电气工程系大连理工大学电气工程系第第第第12121212章章章章 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路 第第 12 章章 结结 束束 下一章下一章 上一章上一章 返回主页返回主页