数字逻辑期末复习题.docx

《数字逻辑期末复习题.docx》由会员分享，可在线阅读，更多相关《数字逻辑期末复习题.docx（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、、选择题(每题2分，共20分)1 八进制(273) 8中，它的第三位数2的位权为BoA. (128)io B. (64)io C. (256)io D. (8)102逻辑表达式F = AB + XC+C,与它功能相等的函数表达式B oA. F = AB B, F = AB+CC. F = AB+AC D. F = AB + BC3 数字系统中，采用C可以将减法运算转化为加法运算。A. 原码 B. ASCII码 C. 补码 D. BCD码4对于如下图波形,其反映的逻辑关系是 B。A.与关系 B.异或关系C.同或关系D.无法判断5 连续异或1985个1的结果是 B oA. 0 B. 1 C.不确定

2、 D.逻辑概念错误与逻辑函数F = A + B + C + DA. F = A + B + C+DC. F =ABCD功能相等的表达式为 CB. F = A + B + C + DD. F = A+C + D以下所给三态门中，能实现C=0时，F=知；C=1时，F为高阻态的逻辑功能的是AD址码Ai之间的逻辑表达式为Y= AA. A1A0X0 +A1AOX1 + A1A0X2 + A1AOX3B. A1A0X0C. AiAoXtD. AAoX312. 一个8选一数据选择器的数据输入端rr e 个。A. 1B. 2C, 3D. 4E. 813 .在以下逻辑电路中，不是组合逻辑电路的有 D 。A.译码

3、器B.编码器C.全加器 D.寄存器14 .八路数据分配器，其地址输入端有 C 个。A. 1B. 2C. 3D. 4E. 815.用四选一数据选择器实现函数Y=AiAo + Ao ,应使A. Do二口2=0, D1= D3 1B. Do二口2=1, Di= D3= 0C. Do = D i=0 , D2 = Ds= 1D. Do = D 1 = 1 , D2=D316.N个触发器可以构成能寄存位二进制数码的寄存器。A. N-1B. NC. N+1D. 2N17 .在以下触发器中，有约束条件的是 C oA.主从 JK F/F B.主从 D F/F C.同步 RS F/F （时钟脉冲）D.边沿D F

4、/F18 . 一个触发器可记录一位二进制代码，它有C个稳态。A. 0B. 1C. 2D. 3E. 419 .存储8位二进制信息要“个触发器。A.2B. 3C. 4D. 820 .对于D触发器，欲使Qi二Q 应使输入D=o数字逻辑电路3卷答案 第10页 共37页A. 0B. 121 .对于JK触发器， 辑功能。A. RSB. D22 .欲使D触发器按A. 0B. 1C. QD. Q假设J二K,那么可完成触发器的逻C. TD. T Qn + l=0n工作，应使输入D=D 。C. QD. Q23 .以下触发器中，没有约束条件的是 BD 。A.基本RS触发器B.主从RS触发器 C.同步RS触发 器 D

5、.边沿D触发器24 .为实现将JK触发器转换为D触发器，应使 A 。A. J = D, K=d B. K=D, J=dC. J = K = DD. J = K= d25 .边沿式D触发器是一种 C 稳态电路。A.无 B.单 C.双 D.多26 .把一个五进制计数器与一个四进制计数器串联可得到 D进制计数器。A. 4B. 5C. 9D. 20C.数码寄存器D.数27 .以下逻辑电路中为时序逻辑电路的是 CA.变量译码器 B.加法器据选择器28 . N个触发器可以构成计数器最大计数长度（进制数）为 DA. NB. 2NC. N2D. 2N29 . N个触发器可以构成能寄存 B 位二进制数码的寄 存

6、器。数字逻辑电路3卷答案第11页 共37页A. N-lB. NC. N+lD. 2N30 .同步时序电路和异步时序电路比拟，其差异在于后者B oA.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关31 . 一位842 1BCD码计数器至少需要 B 个触发器。A. 3B. 4C. 5D. 1032.欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器， 如果设计合理，采用同步二进制计数器，最少应使用 B 级触发器。A. 2B. 3C. 4D. 833 . 8位移位寄存器，串行输入时经 2个脉冲后，8位 数码全部移入寄存器中。A. 1B. 2C. 4D.

7、834.用二进制异步计数器从0做加法，计到十进制数178,那么最少需要D 个触发器。A. 2E. 10B. 6C. 7D. 8二、 判断题（正确打J,错误的打X）1 .方波的占空比为0. 5o （V ）2 . 8421 码 1001 比 0001 大。（ X）3 .数字电路中用“1”和0”分别表示两种状态，二者无大小之分。（V ）4 .八进制数（18） 8比十进制数（18） io小（X ）5当传送十进制数5时，在8421奇校验码的校验位上值应为lo （ V）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字 信号。（V ）7 .占空比的公式为：q = tw/T,那么周期T越大占空比q

8、越小。（V数字逻辑电路3卷答案 第12页 共37页8 .十进制数（9） io比十六进制数（9） 16小。（X ）9 逻辑变量的取值，1比0大。（X ）。异或函数与同或函数在逻辑上互为反函数。（V ）。1 假设两个函数具有相同的真值表，那么两个逻辑函数必然相等。（V ）。2 假设两个函数具有不同的真值表，那么两个逻辑函数必然不相等。 （V ）1假设两个函数具有不同的逻辑函数式，那么两个逻辑函数必然不相等。（X）逻辑函数两次求反那么还原，逻辑函数的对偶式再作对偶变换也还原为它 本身。（V ）$ 逻辑函数Y=A5+ NB+万C+B8已是最简与或表达式。（X ）10.对逻辑函数Y二ATbFaB二bC+

9、Rc禾I用代入规那么，令A=BC代入，得 Y= BC B +bc B+b C+B c =b C+B_c（ X ）16 .当TTL与非门的输入端悬空时相当于输入为逻辑1。（ V ）17 .普通的逻辑门电路的输出端不可以并联在一起，否那么可能会损坏器 件。（V）8 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（X ）9 一般TTL门电路的输出端可以直接相连，实现线与。（X ）0 TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（V ） 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示 译码器来驱动。（X ）2数据选择器和数据分配器的功能正好相反，互为逆过程。（V

10、 ）3用数据选择器可实现时序逻辑电路。（X）磔触发器的特性方程为Qn +D,与Qn无关，所以它没有记忆功能。（ X ）3 .RS触发器的约束条件RS二0表示不允许出现R=S = 1的 输入。（J ）0 .同步触发器存在空翻现象，而边沿触发器和主从触发数字逻辑电路3卷答案第13页 共37页 器克服了空翻。（J ）2 .假设要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T二A。（ X ）28.同步时序电路由组合电路和存储器两局部组成。（V ）27.组合电路不含有记忆功能的器件。（V ）时序电路不含有记忆功能的器件。（X ）29.同步时序电路具有统一的时钟C

11、P控制。（V ）异步时序电路的各级触发器类型不同。（X ）31 .计数器的模是指构成计数器的触发器的个数。（X ）32 .计数器的模是指对输入的计数脉冲的个数。（V ）三、 填空题1数字信号的特点是在 时间上和幅度上都是断续变化的,其高 电平和低电平常用和 Q 来表示。8逻辑代数又称为布尔 代数。最基本的逻辑关系有与、 或、 非 三种。常用的几种导出的逻辑运算为与非 与或 、与或非、 异或、g9逻辑函数的常用表示方法有真值表、表达式 、粤辑图、卡诺图。 逻辑代数中与普通代数相似的定律有 交换律 、结合律 、 分配律 。摩根定律又称为反演律 。1 逻辑代数的三个重要规那么是代入规那么、反演规那么

12、、对偶规那么。1 逻辑函数F=X+B+D的反函数万=AB（C+5）oJ 逻辑函数F=A （B+C） - 1的对偶函数是 A+BC+O o4 函数的对偶式为我+历二而，那么它的原函数为 o5 集电极开路门的英文缩写为 0C 门,工作时必须外加 电源 和 电阻o数字逻辑电路3卷答案 第14页 共37页16 . 0C门称为集电极开路 门，多个0C门输出端并联 到一起可实现一线与功能。17.触发器有2 个稳态，存储8位二进制信息要318 . 一个基本RS触发器在正常工作时，它的约束条件是R+S = l,那么它不允许输入 且晨 0 的信号。19 .触发器有两个互补的输出端Q、Q,定义触发器的1状态为 Q

13、=1 Q = 0， 0状态为 Q=0Q = 1 可见触发器的状态指的是 Q 端的状20 .一个基本RS触发器在正常工作时一，不允许输入R二S二1 的信号，因此它的约束条件是 RS=0 o21 .在一个CP脉冲作用下，引起触发器两次或屡次翻转 的现象称为触发器的 空翻 ，触发方式为 主从 式或 边沿 式的触发器不会出现这种现象。22 .半导做码显示器的内部接法有两种形式：共阴极接法 和共阳极接法。23 .对于共阳接法的发光二极管数码显示器，应采用_氐 电平驱动的七段显示译码器。24 .数字电路按照是否有记忆功能通常可分为两类：组合 逻辑电路、时序逻辑电路（有记忆动能。25 .由四位移位寄存器构成

14、的顺序脉冲发生器可产工生个顺 序脉冲。26 .时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。数字逻辑电路3卷答案第15页 共37页四、综合题1 .用公式法和用卡诺图化简逻辑函数（第一章例题及作业，重点： 1-19）2 .组合逻辑电路的分析和设计（第三章第二节写真值表、卡诺图、 逻辑图）3 .用译码器（74LS138）或数据选择器（74LS151）实现逻辑函数（3.4.1 及 3.5.2,例题 3-8、3-11,习题 3-16、3-17）4 .在给定的触发器的逻辑电路图和输入信号波形，画出触发器输出 波形（主要是：D触发器和JK触发器、习题：4-7. 4-8）5 .

15、时序电路的分析（第五章第二节，例题5-1、5-3,习题5-4、5-6）6 .同步式集成计数器74LS161实现任意进制的计数器（用复位法或 置位法）（545节，例题：5-6、5-7,注意会改其他进制数计数器）一、选择题数字逻辑电路3卷答案 第16页 共37页1 .以下代码中为无权码的为A.8421BCD码B.5421BCD码C.余三码D.格雷码2 .以下代码中为恒权码的为 oA.8421BCD码B.5421BCD码C.余三码D.格雷码4 .十进制数25用8421 BCD码表示为。A.10 101B.0010 0101C.100101D.101015,与十进制数(53.5) io等值的数或代码为

16、 oA.(0101 0011. 0101)842ibcd B.(35. 8)i6 0(110101. 1)2D.(65. 4)86 .与八进制数(47.3底等值的数为：A. (100111 . Oil)2 B. (27. 6)16 C. (27. 3 )I6 D. (100111 . 11)27 .常用的BCD码有 oA.奇偶校验码 B.格雷码 C. 8421码 D.余三码8 .与模拟电路相比，数字电路主要的优点有 oA.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强9 .以下表达式中符合逻辑运算法那么的是 oA. C C = C2B. 1 + 1 = 10C. 01 D. A+l =

17、 l10 .逻辑变量的取值1和0可以表示：A.开关的闭合、断开 B.电位的高、低C.真与假 D.电流的有、无11 .当逻辑函数有n个变量时，共有 个变量取值组合?A. nB. 2nC. n212 .逻辑函数的表示方法中具有唯一性的是 oA .真值表B.表达式C.逻辑图13 . F=A 豆+BD+CDE+ND=。A. AB+DB. (A + B)DD. (A + DXB + D)14.逻辑函数F=A(A5) =。A. BB. AC. A 816. A+BC=oD.2nD.卡诺图C. (A + D)(B + D)D. Ae B数字逻辑电路3卷答案第17页 共37页B. A + CC. ( A +

18、B) (A + C)D. B + C17 .在何种输入情况下，“与非”运算的结果是逻辑0。A.全部输入是0B.任一输入是0 C.仅一输入是。D.全部输入是118 .在何种输入情况下，“或非”运算的结果是逻辑0。A.全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1D.任一输入为1 三、填空题7 .分析数字电路的主要工具是,数字电路又称作 o8 .常用的BCD码有、等。常用的可靠 性代码有、等。10 .逻辑代数又称为 代数。最基本的逻辑关系有、三种。常用的几种导出的逻辑运算9、 、o11 .逻辑函数的常用表示方法有、O12 .逻辑代数中与普通代数相似的定律有、。摩根定 律又称为。13

19、 .逻辑代数的三个重要规那么是、o14 .逻辑函数F=X+B+eD的反函数 o15 .逻辑函数F=A (B+C) 1的对偶函数是 o16 .添力口项公式AB+AC+BC=AB+C的对偶式为 o17 .逻辑函数 F=A B C 万+A+B+C+D=。18 .逻辑函数 F= AB +A8+A8 +A5 =。 一、选择题1 .以下斐达芭中不存在是争冒险的有=O_A. Y= B+AB- B,Y=AB+3C C.Y=ABC+AB D. Y=(A+B)AD2 .假设在编码器中有50个编码对象，那么要求输出二进制代码位数 为 位。A. 5B. 6C. 10D. 50数字逻辑电路3卷答案第18页 共37页3

20、.一个16选一的数据选择器，其地址输入（选择控制输入）端 有 个。A. 1B. 2C. 4D. 164 .以下各函数等式中无冒险现象的函数式有A . F=BC + AC + ABB . F = AC+BC + ABC . F = AC+BC + AB + ABD . F = BC + AC + AB + BC + AB + ACE . F=BC + AC + AB + AB5函数/= C+4B +丽，当变量的取值为 时，将出现冒险现象。A. B=C=1 B. B = C = OCA=1, C = 0 D. A=0, B = 0D. A1A0X311 . 101键盘的编码器输出 位二进制代码。A

21、. 2B. 6C. 7D. 812 .用三线-八线译码器74LS138实现原码输出的8路数据分配 器，应 OA. 57 = 1 ,近二D,灵二0B.57 = 1 ,或二D,五二DC.皿=1，仃b = 0，STC =DD.SU ;D,STb=0 ,5Tc = 013 .以下电路中，加以适当辅助门电路，适于实现单输出 组合逻辑电路。A.二进制译码器 B.数据选择器C.数值比拟器 D.七段显示译码器用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y二 A2+A2Al ,应 oA.用与非门，丫=为丫1丫5K丫7C .用或门，Y=匕+匕二、判断题（正确打J,错误的打X）9 .优先编码器的编码信号

22、是相互排斥的,10 .编码与译码是互逆的过程。（）B.用与门，Y= y2y3D .用或 口 ， Y = 丫0+丫 + 2+丫5+丫6+丫7不允许多个编码信号同时有效。（）数字逻辑电路3卷答案 第19页 共37页c8如下图电路，假设输入CP脉冲的频率为100KHZ,那么输出Q的频率为A.C.500KHzlOOKHzB. 200KHzD. 50KHz9以下器件中，属于时序部件的是 AD.多路选择器A.计数器 B.译码器C.加法器D以下图是共阴极七段LED数码管显示译码器框图，假设要显示字符“5”,那么译码器输出ag应为C oA. 0100100 B. 1100011 C. 1011011 D. 0

23、011011共阴极LED数码管ge0Q*=1.Q + / .Q=/ Q=Q QX 1 Illi 1 i o 1Z =。1 Qq(b)X=O时，电路为四进制加法计数器；X=1时，电路为四进制减法计数器。四 分析以下图所示的组合逻辑电路(12分)1画出输出F对输入Z的定时关系图(假定输入X和Y都保持高电平, 且每个门电路都有一个单位时间的延迟)；2判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。F = XZ +YZ + XY解：z(a)上图红线(b)存在冒险32页共37页六分析下面的电路，完成下面的问题（15分）1根据电路，完成给定的时序图；2画出其状态转换图或状态转换表。解：CPfI nnnnnnCPQ2QO(1)上图红线。=（。）。+1 。=Q Q Q201220120 = Q Q + （。）。=。+ 。 Q10102101021*，II01200120数字逻辑电路3卷答案第34页 共37页七 请设计一个序列信号发生器，该电路能在时钟信号CP作用下，周期性输出“110010”的串行序列信号；要求采用最小风险方法设计；