数字逻辑期末复习题汇总.docx

《数字逻辑期末复习题汇总.docx》由会员分享，可在线阅读，更多相关《数字逻辑期末复习题汇总.docx（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、 一、选择题每题2分，共20分1 八进制2738中，它的第三位数2 的位权为。A(128)10 B(64)10 C(256)10 D(8)102. 逻辑表达式，及它功能相等的函数表达式。A B C D 3. 数字系统中，采用可以将减法运算转化为加法运算。A 原码 B码 C 补码 D 码4对于如下图波形,其反映的逻辑关系是。A及关系B 异或关系 C同或关系D无法判断5 连续异或1985个1的结果是。A0B1 C不确定D逻辑概念错误6. 及逻辑函数 功能相等的表达式为。 A B C D 7以下所给三态门中，能实现0时，；1时，F为高阻态的逻辑功能的是。 BFCBA&CBAF&AFCBA&DFCBA

2、&C8. 如下图电路，假设输入脉冲的频率为100，那么输出Q的频率为。QQDC A 500 B200 C 100 D509以下器件中，属于时序部件的是。A 计数器 B 译码器 C 加法器 D多路选择器10以下图是共阴极七段数码管显示译码器框图，假设要显示字符“5”，那么译码器输出ag应为。 A 0100100 B1100011 C 1011011 D0011011共阴极数码管A B C D a b c d e f g译码器gfdecab得分评卷人 二、填空题每题2分，共20分11。12个输入端的二进制译码器，共有个输出端。对于每一组输入代码，有1个输出端是有效电平。13.给36个字符编码，至少

3、需要6位二进制数。 14.存储12位二进制信息需要12个触发器。15.按逻辑功能分类，触发器可分为、等四种类型。16.对于D触发器，假设现态 0，要使次态1=0,那么输入0。17.请写出描述触发器逻辑功能的几种方式特性表、特性方程、状态图、波形图。18.多个集电极开路门门的输出端可以 线及。19触发器的特性方程是,当1时,特性方程为,这时触发器可以用来作2分频器。20构造一个十进制的异步加法计数器，需要多少个 4触发器。计数器的进位的频率及计数器时钟脉冲的频率之间的关系是110。得分评卷人三、分析题共40分21此题总分值6分用卡诺图化简以下逻辑函数解：画出逻辑函数F的卡诺图。得到0001111

4、0001110111111110111 22 此题总分值8分电路如下图，D触发器是正边沿触发器，图中给出了时钟及输入K的波形。1试写出电路次态输出逻辑表达式。2画出的波形。QKD QC Q=1QQQK解：23此题总分值10分分析图示逻辑电路，求出F的逻辑函数表达式，化简后用最少的及非门实现之，并画出逻辑电路图。 解:24 此题总分值16分今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否那么报警系统就发出警报信号。试：1列出真值表； 2写出逻辑表达式并化简； 3画出逻辑图。解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。F表

5、示警报信号，1表示报警，0表示不报警。根据题意义，列出真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0由出真值表写出逻辑函数表达式，并化简画出逻辑电路图FBCA11&=11&得分评卷人四、综合应用题每题10分，共20分253-8译码器74138逻辑符号如下图，S1、为使能控制端。试用两片74138构成一个4-16译码器。要求画出连接图说明设计方案。A2 A1 A0S1 S2 S374138Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0Y15Y8Y7Y01A3A2A1A07413874138解:

6、26 以下图是由三个D触发器构成的存放器，试问它是完成什么功能的存放器？设它初始状态Q2 Q1 Q0 =110，在参加1个脉冲后，Q2 Q1 Q0等于多少？此后再参加一个脉冲后，Q2 Q1 Q0等于多少？ Q2D Q1D Q0D 解: 时钟方程 鼓励方程 ，状态方程 ，状态表 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 0画出状态图一、 选择题1一位十六进制数可以用 C 位二进制数来表示。A. B. C. D. 162十进制数25用8421码表示为 B 。A.10 101 B.0010 0101 C.100101 D.101013. 以下表达式中符合逻辑运算法那么的是

7、D 。 2 B.1+1=10 C.01 1=14. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n5 C 。A C. 6在何种输入情况下，“及非运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是17. 以下电路中可以实现“线及功能的有 C 。A.及非门 B.三态输出门 C.集电极开路门 D. 及非门8以下电路中常用于总线应用的有 A 。门 门 C. 漏极开路门 及非门9假设在编码器中有50个编码对象，那么要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.5010.一个16选一的数据选择器

8、，其地址输入选择控制输入端有 C 个。 A.1 B.2 C.4 D.1611四选一数据选择器的数据输出Y及数据输入和地址码之间的逻辑表达式为 A 。A. B. C. D.12.一个8选一数据选择器的数据输入端有 E 个。A.1 B.2 C.3 D.4 E.813在以下逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.存放器14八路数据分配器，其地址输入端有 C 个。A.1 B.2 C.3 D.4 E.815用四选一数据选择器实现函数，应使 A 。02=0，D13=1 02=1，D13=001=0，D23=1 01=1，D23=016个触发器可以构成能存放 B 位二

9、进制数码的存放器。 1 1 D.2N17在以下触发器中，有约束条件的是 C 。 A.主从 B.主从D C.同步 时钟脉冲 D.边沿D 18一个触发器可记录一位二进制代码，它有 C 个稳态。A.0 B.1 C.2 D.3 19存储8位二进制信息要 D 个触发器。A.2 B.3 C.4 D.820对于D触发器，欲使1，应使输入 C 。A.0 .1 C D.21对于触发器，假设，那么可完成 C 触发器的逻辑功能。 22欲使D触发器按1工作，应使输入 D 。A.0 .1 C D.23以下触发器中，没有约束条件的是 。A.根本触发器 B.主从触发器 C.同步触发器 D.边沿D触发器24为实现将触发器转换

10、为D触发器，应使 A 。 B. 25.边沿式D触发器是一种 C 稳态电路。A.无 B.单 C.双 D.多26把一个五进制计数器及一个四进制计数器串联可得到 D 进制计数器。 A.4 B.5 C.9 D.2027以下逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码存放器 D.数据选择器28. N个触发器可以构成计数器最大计数长度进制数为 D B.2N 2 D.2N29. N个触发器可以构成能存放 B 位二进制数码的存放器。 1 1 D.2N30同步时序电路和异步时序电路比拟，其差异在于后者 B 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只及内

11、部状态有关31一位8421码计数器至少需要 B 个触发器。A.3 B.4 C.5 D.1032.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 B 级触发器。A.2 B.3 C.4 D.8338位移位存放器，串行输入时经 D 个脉冲后，8位数码全部移入存放器中。A.1 B.2 C.4 D.834用二进制异步计数器从0做加法，计到十进制数178，那么最少需要 D 个触发器。A.2 B.6 C.7 D.8 E.10二、 判断题正确打，错误的打1. 方波的占空比为0.5。 2. 8421码1001比0001大。 3. 数字电路中用“1”和“0”分

12、别表示两种状态,二者无大小之分。 4八进制数188比十进制数1810小。 5当传送十进制数5时，在8421奇校验码的校验位上值应为1。6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。 7占空比的公式为：q = t w / T，那么周期T越大占空比q越小。 8十进制数910比十六进制数916小。 9 逻辑变量的取值，比大。 。10 异或函数及同或函数在逻辑上互为反函数。 。11假设两个函数具有一样的真值表，那么两个逻辑函数必然相等。 。12假设两个函数具有不同的真值表，那么两个逻辑函数必然不相等。 13假设两个函数具有不同的逻辑函数式，那么两个逻辑函数必然不相等。14逻辑函数两

13、次求反那么复原，逻辑函数的对偶式再作对偶变换也复原为它本身。 15逻辑函数已是最简及或表达式。 10对逻辑函数利用代入规那么，令代入，得 成立。 16 当及非门的输入端悬空时相当于输入为逻辑1。 17普通的逻辑门电路的输出端不可以并联在一起，否那么可能会损坏器件。V18三态门的三种状态分别为：高电平、低电平、不高不低的电压。 19一般门电路的输出端可以直接相连，实现线及。 20 门集电极开路门的输出端可以直接相连，实现线及。 21.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 22.数据选择器和数据分配器的功能正好相反，互为逆过程。 23.用数据选择器可实现时序逻

14、辑电路。24触发器的特性方程为1，及无关，所以它没有记忆功能。 25触发器的约束条件0表示不允许出现1的输入。 26.同步触发器存在空翻现象，而边沿触发器和主从触发器克制了空翻。 27.假设要实现一个可暂停的一位二进制计数器，控制信号0计数，1保持，可选用T触发器，且令。 28.同步时序电路由组合电路和存储器两局部组成。 27.组合电路不含有记忆功能的器件。 28.时序电路不含有记忆功能的器件。 29.同步时序电路具有统一的时钟控制。 30.异步时序电路的各级触发器类型不同。 31.计数器的模是指构成计数器的触发器的个数。 32.计数器的模是指对输入的计数脉冲的个数。 三、 填空题1. 数字信

15、号的特点是在 时间 上和 幅度 上都是断续变化的，其高电平和低电平常用 1 和 0 来表示。8. 逻辑代数又称为 布尔 代数。最根本的逻辑关系有 及 、 或、 非 三种。常用的几种导出的逻辑运算为 及非 、 及或 、 及或非 、 异或 、 同或 。9. 逻辑函数的常用表示方法有 真值表 、 表达式 、 逻辑图 、卡诺图。10. 逻辑代数中及普通代数相似的定律有 交换律 、 结合律 、 分配律 。摩根定律又称为 反演律 。11. 逻辑代数的三个重要规那么是 代入规那么 、 反演规那么 、 对偶规那么 。12逻辑函数的反函数= () 。13逻辑函数1的对偶函数是 0 。14函数的对偶式为+，那么它

16、的原函数为 。15. 集电极开路门的英文缩写为 门，工作时必须外加 电源 和 电阻。16门称为 集电极开路 门，多个门输出端并联到一起可实现 线及功能。17触发器有 2 个稳态，存储8位二进制信息要 3 个触发器。18一个根本触发器在正常工作时，它的约束条件是1，那么它不允许输入= 0 且= 0 的信号。19触发器有两个互补的输出端Q、，定义触发器的1状态为 1 =0 ，0状态为 0 =1 ，可见触发器的状态指的是 Q 端的状态。20一个根本触发器在正常工作时，不允许输入1的信号，因此它的约束条件是 0 。21在一个脉冲作用下，引起触发器两次或屡次翻转的现象称为触发器的 空翻 ，触发方式为 主

17、从 式或 边沿 式的触发器不会出现这种现象。22半导体数码显示器的内部接法有两种形式：共阴极 接法和共 阳极 接法。23对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。24数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、 时序逻辑电路(有记忆动能) 。25由四位移位存放器构成的顺序脉冲发生器可产生 4 个顺序脉冲。26时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。四、 综合题1. 用公式法和用卡诺图化简逻辑函数第一章例题及作业，重点：1-192. 组合逻辑电路的分析和设计第三章第二节写真值表、卡诺图、逻辑图3. 用译码

18、器74138或数据选择器74151实现逻辑函数及3.5.2，例题3-8、3-11，习题3-16、3-174. 在给定的触发器的逻辑电路图和输入信号波形，画出触发器输出波形主要是：D触发器和触发器、习题：4-7、4-85. 时序电路的分析第五章第二节，例题5-1、5-3，习题5-4、5-66. 同步式集成计数器74161实现任意进制的计数器用复位法或置位法节，例题：5-6、5-7，注意会改其他进制数计数器一、选择题1以下代码中为无权码的为 。 A. 8421码 B. 5421码 C. 余三码 D. 格雷码2以下代码中为恒权码的为 。A.8421码 B. 5421码 C. 余三码 D. 格雷码4十

19、进制数25用8421码表示为 。A.10 101 B.0010 0101 C.100101 D.101015及十进制数53.510等值的数或代码为 。A.(0101 0011.0101)8421 B.(35.8)16 C.(110101.1)2 D.(65.4)86及八进制数(47.3)8等值的数为：A. (100111.011)2)16 C )16 D. (100111.11)27. 常用的码有 。A.奇偶校验码 B.格雷码 C.8421码 D.余三码8及模拟电路相比，数字电路主要的优点有 。A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强9. 以下表达式中符合逻辑运算法那么的是

20、。 2 B.1+1=10 C.01 1=110. 逻辑变量的取值和可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真及假 D.电流的有、无 11. 当逻辑函数有n个变量时，共有 个变量取值组合？ A. n B. 2n C. n2 D. 2n12. 逻辑函数的表示方法中具有唯一性的是 。A .真值表 B.表达式 C.逻辑图 D.卡诺图13 。A. B. C. D.14.逻辑函数 = 。 C. D. 16 。A C. 17在何种输入情况下，“及非运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是118在何种输入情况下，“或非运算的结果是逻辑0。 A

21、全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1三、填空题7. 分析数字电路的主要工具是 ，数字电路又称作 。8. 常用的码有 、 、 、 等。常用的可靠性代码有 、 等。 10. 逻辑代数又称为 代数。最根本的逻辑关系有 、 、 三种。常用的几种导出的逻辑运算为 、 、 、 、 。11. 逻辑函数的常用表示方法有 、 、 。12. 逻辑代数中及普通代数相似的定律有 、 、 。摩根定律又称为 。13. 逻辑代数的三个重要规那么是 、 、 。14逻辑函数的反函数= 。15逻辑函数1的对偶函数是 。16添加项公式的对偶式为 。17逻辑函数 。18逻辑函数 。一、选择

22、题1以下表达式中不存在竞争冒险的有 。 ()A2假设在编码器中有50个编码对象，那么要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.503.一个16选一的数据选择器，其地址输入选择控制输入端有 个。 A.1 B.2 C.4 D.164.以下各函数等式中无冒险现象的函数式有 。 A. B. C. D. E.5函数，当变量的取值为 时，将出现冒险现象。 1 0 C1，0 0，0D.11101键盘的编码器输出 位二进制代码。A.2 B.6 C.7 D.812用三线-八线译码器74138实现原码输出的8路数据分配器，应 。1，=0 B. =1，1，=0， D. ，=0，=013以下电路中

23、，加以适当辅助门电路， 适于实现单输出组合逻辑电路。A.二进制译码器 B.数据选择器 C.数值比拟器 D.七段显示译码器15用三线-八线译码器74138和辅助门电路实现逻辑函数，应 。A.用及非门， B.用及门，C.用或门， D.用或门，二、判断题正确打，错误的打9. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 10. 编码及译码是互逆的过程。 11. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。 12. 液晶显示器的优点是功耗极小、工作电压低。 13. 液晶显示器可以在完全黑暗的工作环境中使用。 14. 半导体数码显示器的工作电流大，约10左右，因此，需要

24、考虑电流驱动能力问题。 15. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 16. 数据选择器和数据分配器的功能正好相反，互为逆过程。 17. 用数据选择器可实现时序逻辑电路。 18. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 一、选择题5对于T触发器，假设原态1，欲使新态1=1，应使输入 。A.0 .1 C D.8欲使触发器按1工作，可使触发器的输入端 。0 0 09欲使触发器按1工作，可使触发器的输入端 。1 1 110欲使触发器按1=0工作，可使触发器的输入端 。1 1 01 111欲使触发器按1=1工作，可使触发器的输入端 。1 10

25、 C 0 012欲使D触发器按1工作，应使输入 。A.0 .1 C D.13以下触发器中，克制了空翻现象的有 。A.边沿D触发器 B.主从触发器 C.同步触发器 D.主从触发器14以下触发器中，没有约束条件的是 。A.根本触发器 B.主从触发器 C.同步触发器 D.边沿D触发器15描述触发器的逻辑功能的方法有 。A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图二、判断题正确打，错误的打 D触发器的特性方程为1，及无关，所以它没有记忆功能。 触发器的约束条件0表示不允许出现1的输入。 主从触发器、边沿触发器和同步触发器的逻辑功能完全一样。 假设要实现一个可暂停的一位二进制计数

26、器，控制信号0计数，1保持，可选用T触发器，且令。 由两个或非门构成的根本触发器，当0时，触发器的状态为不定。 对边沿触发器，在为高电平期间，当1时，状态会翻转一次。 三、填空题2一个根本触发器在正常工作时，它的约束条件是1，那么它不允许输入= 且= 的信号。3触发器有两个互补的输出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。4一个根本触发器在正常工作时，不允许输入1的信号，因此它的约束条件是 。5在一个脉冲作用下，引起触发器两次或屡次翻转的现象称为触发器的 ，触发方式为 式或 式的触发器不会出现这种现象。一、选择题1同步计数器和异步计数器比拟，同步计数器的显

27、著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟控制。2把一个五进制计数器及一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.203以下逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码存放器 D.数据选择器4. N个触发器可以构成最大计数长度进制数为 的计数器。 B.2N 2 D.2N5. N个触发器可以构成能存放 位二进制数码的存放器。 1 1 D.2N6五个D触发器构成环形计数器，其计数长度为 。A.5 B.10 C.25 D.327同步时序电路和异步时序电路比拟，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲

28、控制C.没有稳定状态 D.输出只及内部状态有关8一位8421码计数器至少需要 个触发器。A.3 B.4 C.5 D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。A.2 B.3 C.4 D.8108位移位存放器，串行输入时经 个脉冲后，8位数码全部移入存放器中。A.1 B.2 C.4 D.811用二进制异步计数器从0做加法，计到十进制数178，那么最少需要 个触发器。A.2 B.6 C.7 D.8 E.1012某电视机水平-垂直扫描发生器需要一个分频器将31500的脉冲转换为60的脉冲，欲构成此分频器至少需要 个触发器。

29、A.10 B.60 C.525 D.3150013某移位存放器的时钟脉冲频率为100，欲将存放在该存放器中的数左移8位，完成该操作需要 时间。A.10S B.80S C.100S D.80014.假设用触发器来实现特性方程为，那么端的方程为 。， ， ， ，15要产生10个顺序脉冲，假设用四位双向移位存放器74194来实现，需要 片。A.3 B.4 C.5 D.1016假设要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A.2 B.3 C.4 D.10二、判断题正确打，错误的打1同步时序电路由组合电路和存储器两局部组成。 2组合电路不含有记忆功能的器件。 3时序电路

30、不含有记忆功能的器件。 4同步时序电路具有统一的时钟控制。 5异步时序电路的各级触发器类型不同。 6环形计数器在每个时钟脉冲作用时，仅有一位触发器发生状态更新。 7环形计数器如果不作自启动修改，那么总有孤立状态存在。 8计数器的模是指构成计数器的触发器的个数。 9计数器的模是指对输入的计数脉冲的个数。 10D触发器的特征方程1，而及无关，所以，D触发器不是时序电路。 11在同步时序电路的设计中，假设最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，那么不需检查电路的自启动性。 12把一个5进制计数器及一个10进制计数器串联可得到15进制计数器。 13同步二进制计数器的电路比异步二进制

31、计数器复杂，所以实际应用中较少使用同步二进制计数器。 14利用反应归零法获得N进制计数器时，假设为异步置零方式，那么状态只是短暂的过渡状态，不能稳定而是立刻变为0状态。 三、填空题1存放器按照功能不同可分为两类： 存放器和 存放器。2数字电路按照是否有记忆功能通常可分为两类： 、 。3由四位移位存放器构成的顺序脉冲发生器可产生 个顺序脉冲。4时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。一、选择题每题2分，共20分1 八进制2738中，它的第三位数2 的位权为。A(128)10 B(64)10 C(256)10 D(8)102. 逻辑表达式，及它功能相等的函数表达式。

32、A B C D 3. 数字系统中，采用可以将减法运算转化为加法运算。A 原码 B码 C 补码 D 码4对于如下图波形,其反映的逻辑关系是。A及关系B 异或关系 C同或关系D无法判断5 连续异或1985个1的结果是。A0B1 C不确定D逻辑概念错误6. 及逻辑函数 功能相等的表达式为。 A B C D7以下所给三态门中，能实现0时，；1时，F为高阻态的逻辑功能的是 BFCBA&CBAF&AFCBA&DFCBA&C8. 如下图电路，假设输入脉冲的频率为100，那么输出Q的频率为。QQDC A 500 B200 C 100 D509以下器件中，属于时序部件的是。A 计数器 B 译码器 C 加法器 D

33、多路选择器10以下图是共阴极七段数码管显示译码器框图，假设要显示字符“5”，那么译码器输出ag应为。 A 0100100 B1100011 C 1011011 D0011011共阴极数码管A B C D a b c d e f g译码器gfdecab 二、填空题每题2分，共20分11电路的电源是5，高电平1对应的电压范围是2.4-5。12个输入端的二进制译码器，共有个输出端。对于每一组输入代码，有1个输出端是有效电平。13.给36个字符编码，至少需要6位二进制数。 14.存储12位二进制信息需要12个触发器。15.按逻辑功能分类，触发器可分为、等四种类型。16.对于D触发器，假设现态 0，要使次态1=0,那么输入0。17.请写出描述触发器逻辑功能的几种方式特性表、特性方程、状态图、波形图。18.多个集电极开路门门的输出端可以 线及。19触发器的特性方程是,当1时,特性方程为,这时触发器可以用来作2分频器。20构造一个十进制的异步加法计数器，需要多少个 4触发器。计数器的进位的频率及计数器时钟脉冲的频率之间的关系是110。21用卡诺图化简以下逻辑函数解：画出逻辑函数F的卡诺图。得到00011