《实验五总线基本实验.ppt》由会员分享，可在线阅读，更多相关《实验五总线基本实验.ppt（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验五总线基本实验 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望实验五实验五 总线基本实验总线基本实验l按总线传送信息的类型划分按总线传送信息的类型划分数据总线（数据总线（Data Bus）l传输数据信息，双向三态传输数据信息，双向三态l其宽度决定了其数据传输能力其宽度决定了其数据传输能力例如，例如，ISA总线为总线为8/16位，位，PCI总线为总线为32/64位位地址总线（地址总线（Address Bus）l传输地址信息，单向三态传输地址信息，单向三态l其宽度
2、决定了微机系统的寻址能力其宽度决定了微机系统的寻址能力例如，例如，ISA为为24位，可寻址位，可寻址16MB；PCI为为32/64位，可位，可寻址寻址4GB/224TB控制总线（控制总线（Control Bus）l传输控制信号、时序信号和状态信号传输控制信号、时序信号和状态信号l特点各异：三态、入特点各异：三态、入/出出/双向等特性均不相同双向等特性均不相同实验五实验五 总线基本实验总线基本实验l按总线的层次结构分类按总线的层次结构分类CPU总线总线/前端总线（前端总线（FSB）l直接由直接由CPU引脚引出的总线，例如，引脚引出的总线，例如，P4 CPU与北桥之间的与北桥之间的总线总线局部总线
3、（出现在局部总线（出现在80386以后的微机系统中）以后的微机系统中）lCPU总线与系统总线之间总线与系统总线之间l一侧通过北桥与一侧通过北桥与CPU总线连接，另一侧通过南桥与系统总总线连接，另一侧通过南桥与系统总线连接，例如线连接，例如PCI总线总线系统总线系统总线l与总线扩展槽连接的总线，如与总线扩展槽连接的总线，如ISA和和EISA总线总线外部总线外部总线l主机与外设之间的总线，如主机与外设之间的总线，如USB和和IEEE1394lAGP，专用视频接口，专用于显卡与内存之间的数据传输，专用视频接口，专用于显卡与内存之间的数据传输lSCSI，小型计算机系统接口，可连接，小型计算机系统接口，
4、可连接15台外设台外设lIDE/EIDE，外部存储设备接口，每个接口可连接，外部存储设备接口，每个接口可连接2台设备台设备实验五 总线基本实验l按总线数据传送的格式分类按总线数据传送的格式分类并行总线并行总线l有多根数据线，可并行传输多个二进制位，通常有多根数据线，可并行传输多个二进制位，通常为一个或多个字节，其位数称为该总线的数据通为一个或多个字节，其位数称为该总线的数据通路宽度路宽度串行总线串行总线l只有一根数据线，只能逐位传输数据，例如只有一根数据线，只能逐位传输数据，例如USB总线总线实验五实验五 总线基本实验总线基本实验l按总按总线时序控制方式分类线时序控制方式分类同步总线同步总线l
5、数据传输按照严格的时钟周期，一般设置同步定数据传输按照严格的时钟周期，一般设置同步定时信号，如时钟同步、读写信号等时信号，如时钟同步、读写信号等l同步总线控制比较简单，但时间利用率不高，应同步总线控制比较简单，但时间利用率不高，应用于各部件间数据传输时间差异较小的场合用于各部件间数据传输时间差异较小的场合异步总线异步总线l数据传输没有固定的时钟周期定时，采用应答方数据传输没有固定的时钟周期定时，采用应答方式运作，操作时间根据不同的指令而不同式运作，操作时间根据不同的指令而不同l异步总线应用于各部件间数据传输时间差异较大异步总线应用于各部件间数据传输时间差异较大的场合，时间利用率较高，但控制相对
6、复杂的场合，时间利用率较高，但控制相对复杂实验五实验五 总线基本实验总线基本实验l按总线传输方向分类按总线传输方向分类单向总线单向总线l数据信息只能是从一个部件流向其他部件数据信息只能是从一个部件流向其他部件双向总线双向总线l数据信息可以有选择地接收其他部件数据信息可以有选择地接收其他部件/设备的信息，设备的信息，也可以将信息发送到其他设备也可以将信息发送到其他设备l通常靠数据三态门的高低电平来控制，通过总线通常靠数据三态门的高低电平来控制，通过总线读写数据读写数据实验五实验五 总线基本实验总线基本实验l总线的主要性能指标总线的主要性能指标总线带宽（总线带宽（B/sB/s，MB/sMB/s ）
7、l即标准传输率，指总线上每秒传输的最大字节数即标准传输率，指总线上每秒传输的最大字节数总线位宽（总线位宽（bitbit）l指一次总线操作中通过总线传送的数据位数，常指一次总线操作中通过总线传送的数据位数，常用用8/16/32/648/16/32/64等等工作频率（工作频率（HzHz，MHzMHz）l总线工作的频率越高总线工作的频率越高,带宽越宽带宽越宽总线带宽总线带宽=（总线位宽（总线位宽/8/8）工作频率工作频率实验五实验五 总线基本实验总线基本实验l系统各部件与总线的连接方式系统各部件与总线的连接方式单总线连接方式单总线连接方式双总线连接方式双总线连接方式多总线连接方式多总线连接方式实验五
8、实验五 总线基本实验总线基本实验l单总线连接方式单总线连接方式CPU、主存和主存和I/O设备同挂接在一条总线上设备同挂接在一条总线上结构简单，易于扩展结构简单，易于扩展高速的存储器与低速的高速的存储器与低速的I/O接口竞争总线，影接口竞争总线，影响存储器的读写速度，响存储器的读写速度，数据传输效率受限制数据传输效率受限制实验五实验五 总线基本实验总线基本实验l双总线连接方式双总线连接方式在单总线结构基础上，增加一条在单总线结构基础上，增加一条CPU和主存和主存之间的高速存储总线，减轻系统总线的负担之间的高速存储总线，减轻系统总线的负担内存和外设之间仍然通过系统总线实现内存和外设之间仍然通过系统
9、总线实现DMA操作，无须经过操作，无须经过CPU实验五实验五 总线基本实验总线基本实验l三总线连接方式三总线连接方式在双总线结构基础上，增加在双总线结构基础上，增加I/O处理器处理器统一管理多个统一管理多个I/O接口，大大提高传输效率接口，大大提高传输效率实验五 总线基本实验l现代微型计算机的多总线结构PCI总线总线AGP总线总线存储器总线存储器总线ISA总线总线前端总线前端总线实验五实验五 总线基本实验总线基本实验l总线通信方式总线通信方式同步通信同步通信l采用时钟周期作为同步定时信号，收、发双方严采用时钟周期作为同步定时信号，收、发双方严格地按统一的基准时钟信号执行相应的动作格地按统一的基
10、准时钟信号执行相应的动作l由于时间利用率比较低，不适合于在同一系统中由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境既有高速部件又有低速部件的环境l适用于各部件存取速度差异比较小的情况，其同适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定步时钟由存取速度最慢的部件来决定lPCI总线属于同步方式总线总线属于同步方式总线实验五实验五 总线基本实验总线基本实验l同步通信方式时序同步通信方式时序地址地址数据数据时钟时钟总线周期总线周期总线周期总线周期时钟周期时钟周期实验五实验五 总线基本实验总线基本实验l总线通信方式总线通信方式异步通信异步通信l采用请
11、求采用请求/应答方式实现总线传输操作，没有固定应答方式实现总线传输操作，没有固定时钟周期和时钟同步信号时钟周期和时钟同步信号l可以根据部件工作需要调整时间长短，时间利用可以根据部件工作需要调整时间长短，时间利用率较高，控制更复杂率较高，控制更复杂实验五实验五 总线基本实验总线基本实验l异步通信方式时序异步通信方式时序地址地址/数据数据(发送方发送方)请求请求(接收方接收方)应答应答实验五实验五 总线基本实验总线基本实验l异步通信的请求异步通信的请求/应答方式应答方式非互锁非互锁l发送方的请求信号和接收方的应答信号仅由设备发送方的请求信号和接收方的应答信号仅由设备自身定时，彼此之间不存在联锁关系
12、自身定时，彼此之间不存在联锁关系半互锁半互锁l发送方的请求信号在收到接受方的应答信号后结发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号仅由设备自身定时束，而接收方的应答信号仅由设备自身定时全互锁全互锁l发送方的请求信号在收到接受方的应答信号后结发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号在获知请求信号结束后束，而接收方的应答信号在获知请求信号结束后撤销，彼此之间互相联锁撤销，彼此之间互相联锁l时间安排紧凑，但实现较复杂时间安排紧凑，但实现较复杂实验五实验五 总线基本实验总线基本实验l异步通信三种请求异步通信三种请求/应答方式示意图应答方式示意图实验五实验五
13、 总线基本实验总线基本实验l总线仲裁总线仲裁总线主设备总线主设备-对总线有控制权对总线有控制权总线从设备总线从设备 -对总线无控制权对总线无控制权总线通信原则总线通信原则l通信前由主模块发请求通信前由主模块发请求l同一时刻只允许一对模块间通信同一时刻只允许一对模块间通信l模块同时使用总线时模块同时使用总线时,由总线控制器按判优原则由总线控制器按判优原则决定哪个模块使用总线决定哪个模块使用总线.总线判优方式总线判优方式l集中式：总线控制逻辑集中的一处集中式：总线控制逻辑集中的一处l分布式：总线控制逻辑分布在连接总线的各部件分布式：总线控制逻辑分布在连接总线的各部件或设备中或设备中.实验五实验五
14、总线基本实验总线基本实验l集中控制的三种常见优先权仲裁方式集中控制的三种常见优先权仲裁方式链式查询方式链式查询方式计数器定时查询方式计数器定时查询方式独立请求方式独立请求方式实验五实验五 总线基本实验总线基本实验l链式查询方式链式查询方式用用3 3条控制线进行控制条控制线进行控制BS(BS(总线忙总线忙)；BR(BR(总线请求总线请求)；BG(BG(总线允许总线允许)将将BGBG串行地从一部件串行地从一部件(I/O(I/O接口接口)送到下一个送到下一个部件部件,直到到达有请求的部件为止直到到达有请求的部件为止优先权位置优先权位置:离总线控制器最近的部件具有离总线控制器最近的部件具有最高使用权最
15、高使用权,离它越远离它越远,优先权越低优先权越低实验五实验五 总线基本实验总线基本实验l链式查询方式链式查询方式实验五实验五 总线基本实验总线基本实验l计数器定时查询方式计数器定时查询方式总线上的任一设备要求使用总线时总线上的任一设备要求使用总线时,通过通过BRBR线发出总线请求线发出总线请求中央仲裁器接到请求信号以后中央仲裁器接到请求信号以后,在在BSBS线为线为”0”0”的情况下让计数器开始计数的情况下让计数器开始计数,计数值通计数值通过一组地址线发向各设备过一组地址线发向各设备每个设备接口都有一个设备地址判别电路每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求总线的设备地址
16、当地址线上的计数值与请求总线的设备地址相一致时相一致时,该设备该设备 置置“1”BS1”BS线线,获得了总线获得了总线使用权使用权,此时中止计数查询此时中止计数查询实验五实验五 总线基本实验总线基本实验l计数器定时查询方式计数器定时查询方式实验五实验五 总线基本实验总线基本实验l独立请求方式独立请求方式工作原理：每一个共享总线的设备均有一对工作原理：每一个共享总线的设备均有一对总线请求线总线请求线BRiBRi和总线授权线和总线授权线BGi.BGi.当设备要当设备要求使用总线时求使用总线时,便发出该设备的请求信号便发出该设备的请求信号.总总线控制器中的排队电路决定首先响应哪个设线控制器中的排队电
17、路决定首先响应哪个设备的请求备的请求,给设备以授权信号给设备以授权信号BGiBGi。优点：响应时间快优点：响应时间快,确定优先响应的设备所确定优先响应的设备所花费的时间少花费的时间少,用不着一个设备接一个设备用不着一个设备接一个设备地查询。地查询。其次其次,对优先次序的控制相当灵活，可以预对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序先固定也可以通过程序来改变优先次序;还还可以用屏蔽可以用屏蔽(禁止禁止)某个请求的办法某个请求的办法,不响应不响应来自无效设备的请求。来自无效设备的请求。实验五实验五 总线基本实验总线基本实验l独立请求方式独立请求方式实验五实验五 总线基本实验
18、总线基本实验l三种三种仲裁仲裁方法控制线数目的比较方法控制线数目的比较链式查询方式链式查询方式只用两根线只用两根线计数器定时查询方式计数器定时查询方式大致用大致用2 2n n根线根线,n,n是允许接纳的最大部件数是允许接纳的最大部件数独立请求方式独立请求方式要用要用2 2n n根线根线实验五实验五 总线基本实验总线基本实验l实验目的实验目的了解系统总线工作方式了解系统总线工作方式掌握总线数据传输和控制特性掌握总线数据传输和控制特性l实验原理实验原理寄存器、存储器和寄存器、存储器和I/O部件挂接到总线部件挂接到总线各部件由三态门信号控制各部件由三态门信号控制数据主要流程：输入数据主要流程：输入寄
19、存器寄存器存储器存储器输输出出LED指示指示实验五实验五 总线基本实验总线基本实验l实验原理图实验原理图实验五实验五 总线基本实验总线基本实验l实验接线图实验接线图实验五实验五 总线基本实验总线基本实验l实验步骤实验步骤连接实验线路（连接实验线路（P78图）图）SW-B高，高，CS高，高，R0-B高，高，LED-B高高LDAR低，低，LDR0低，低，W/R高高SW-B低，低，INPUT置数，置数，LDR0上升沿上升沿SW-B低，低，INPUT置数，置数，LDAR上升沿上升沿SW-B高，高，R0-B低低W/R(RAM)低，低，CS低低CS高，高，R0-B高高W/R(RAM)高，高，CS低，低，LED-B低，低，W/R(LED)上升沿上升沿R0 主存主存主存主存 LEDinput R0input AR