《数字电子钟 课程设计报告.doc》由会员分享，可在线阅读，更多相关《数字电子钟 课程设计报告.doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一、电路仿真与设计3.1所需芯片及芯片管脚图 CD4518 CD4068 CD4002 CD4011 CD4069 5551.3设计过程 时间显示模块：电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。1.2时、分、秒显示电路模块设计 整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进
2、位。秒显示电路设计，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现01100000，即六十进制。分计数显示电路设计，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路
3、模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。时计数显示电路设计，与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从09显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，时十位和时个位都必须置零。1.3校时电路模块设计校时模块的设计思路如图所示，使用实验箱上的消除抖动的按键开关，每按一次就输出一个信号，调节分个位和时个位，考虑到实际
4、接线时可能会出现干扰现象，即校时模块中的校时信号会影响到原来的秒十位进位信号和分十位进位信号，所以进位信号输入和校时信号输入接在不同的时钟端，这刚好利用了CD4518有两个时钟输入端的优点。1.4综合电路二、电路调试及实物照片2.1电路调试课程设计的起点在于仿真，使用仿真软件做出来后，还要进行接线，这时候整个电路的成功与否，就在最后的调试了。在这次电路的调试过程中，遇到很多问题：1.在设计起初我也毫无头绪，然后就试着在网上找方案，起初也是为了经济与实惠而选这个方案，但在做的过程中我才发现其中的困难，网上的电路图根本就无法运行但电路图确实正确的，然后我就猜想是仿真软件中芯片的引脚不同它的CLOC
5、K非与CLOCK相反然后我就和任晶开始改进电路图并且发现网上的图中的闹钟是死的，而我想将闹钟变成活的于是又该进，原图中的缺陷实在太多，我费了一周才把电路模拟好。2、电路模块之间或者接线之间的干扰，老师上课时说过了当接触点点位超过3V时才为悬空而CD4518每一级的CLOCK在设计中都是悬空的而在实际电路中该点电位不到3V所以在实际电路中该点并不是真正的悬空会相互之间产生明显的干扰现象使得数码管出现数据闪动现象，后来经过我的认真分析我个人认为把悬空的CLOCK与本位的D接在一起并将进位信号和校时信号接在不同的时钟输入端上，既不影响时钟的运行而且还可以消除悬空对电路的干扰。从而使得时钟稳定的运行。
6、 3校时部分，我购买的校准开关是电压开关而不是跳变开关从而使得在校准时它会出现越变，然而出现不稳定的原因会有很多，开始我怀疑单刀双掷开关的断开并非是低电平于是我就将一端接高电平一端接低电平，结果发现在校时的过程中进位稳定了好多，但还是有误差然后我就问了一些学长，原来进位不稳定原因是脉冲开关不能用电压开关而要用脉冲开关，并且还要加防颤抖开关。4.闹钟部分：在我安装闹钟部分时又出现了一些问题那个仿真软件两个对称的电路图中只要有一个能运行那么与他对称的那个也能运行但在实际中却不能运行，而恰恰就是这一个缺陷使我重新接了一次。三、存在问题 完成了课程设计的基本要求，但是这个电子钟是没有实用价值的，现实中
7、不可能用这么多芯片去生产一个普通的电子钟，但这是学习的一种途径。我设计的这个电路在校时时没有一个开关可以使秒的计数暂时停止，而且有的时候秒也是需要调节的，由于材料不足等原因，报时的“音乐”也显得有些单调CMOS管为电压型芯片而TTL为电流型芯片要考虑到其中的转化，CMOS较为省电功耗较小。其中校时部分也没有得到完善，原本还设想将整点报时加进去但由于材料和板子空间的限制所以不能完成希望在以后的日子能加以完善。 四、心得体会经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，同时也学会了一种学习的态度。理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在
8、做这个课程设计前，我看了很多关于CMOS芯片的应用实例。理论上的知识搞定了，接下来就是开始设计了，MULITISIM仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。这次课程设计也再次让我看到理论与实践的差别和联系
9、，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。更加锻炼了我学习中那认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。无论最后的结果是怎样，你参与了，你就肯定有收获。附录：元件清单元器件数量用途CD45183双10进制计数器74LS852数据比较器四位拨码开关4闹钟74LS321或门74LS081与门5551构成多谐振荡器八段数码管6显示103，100UF电容1构成多谐振荡器74LS486译码器蜂鸣器，二极管各1个闹钟