《EDA软件行业深度报告：国产EDA逆风而上.docx》由会员分享，可在线阅读，更多相关《EDA软件行业深度报告：国产EDA逆风而上.docx（54页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、EDA软件行业深度报告：国产EDA逆风而上一、EDA 的本质行业起源：EDA 从何而来？EDA（Electronic Design Automation，电子设计自动化）是指利用计算机辅 助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综 合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设 计方式。工程师利用 EDA 工具，将芯片的电路设计、性能分析、设计出 IC 版 图的整个过程交由计算机自动处理完成。EDA的应用包括模拟电路、数字电路、 FPGA、PCB、面板等多个领域的设计工作。狭义的 EDA 概念仅针对 IC 设计 环节所提供的自动化工具，而广
2、义的 EDA 概念则包括从 IC 设计、IC 制造到封 装测试各环节所提供的自动化工具。芯片的复杂程度和集成度上升，产业分工以及设计成本攀升，使 EDA 软件也 成为了集成电路上游的必备工具上世纪六十年代，早年的集成电路仅有几个管子，依靠传统的手工画图便可完 成功能的计算。随着集成电路的复杂程度增加，设计师开始采用简单的 CAD 工 具进行芯片设计。在 1980 年，卡弗尔米德和琳康维提出了通过编程语言进行 芯片设计的思想，真正奠定了集成电路行业发展的基础，是 IC 设计自动化的主 要标志。自此，集成电路行业迎来了高速发展的四十年。EDA 软件也伴随着集 成电路行业的发展一步一步成为行业的必备
3、工具，主要有以下三点原因：复杂度上升：单个芯片内部的晶体管数量在“摩尔定律”的推动下每 18 个月 翻一倍，如今 5nm 的芯片可以容纳 125 亿个晶体管，未来的 3nm 芯片将容 纳近 160 亿个晶体管。如果没有一套高度自动化的设计工具与设计流程，这 100 多亿个晶体管的芯片设计图纸是无法完成，IC 设计早已无法再单纯依赖 设计师手工设计，必须依靠 EDA 工具完成电路设计、版图设计、版图验证、 性能分析等工作；产业分工：集成电路行业设计规模的增大，技术复杂性的增大，也带动集成 电路产业转向分工模式，从 IDM（Integrated Device Manufacture）模式转变 成“
4、Fabless（芯片设计公司）+Foundry（晶圆代工厂）+OSAT（Outsourced Semiconductor Assembly and Testing，封装与测试厂）”的模式；设计成本攀升：在“摩尔定律”的推动下，IC 的设计成本逐代攀升。根据 IBS 的数据，集成电路设计成本从 28nm 的 5130 万美元跃升至 7nm 芯片的 2.978 亿美元，5nm 芯片的 5.422 亿美元。往往几次流片的失败就可能会让一家芯 片设计初创公司丢失生命，高筑的 IC 设计成本也让 EDA 软件愈发重要。因此，EDA 软件也成为了集成电路领域的上游基础工具，贯穿于 IC 设计、制 造、封测
5、等环节。自 1970 年开始，EDA 技术伴随着计算机、集成电路、电子系统的发展而兴起， 经历从通用化走向专业化的路径。因此，总体来看，EDA 行业的发展历程大体 可以分为 CAD 阶段、CAE 阶段和 EDA 阶段三个阶段：早期-CAD 阶段（1970-1980 年）：中小规模集成电路已经出现，手工绘 制版图设计印刷电路板的方法已无法满足精度和效率的要求，设计师开始 借助于计算机完成印制电路板设计。于是，出现了第一代的 EDA 工具，利 用二维平面图形的 CAD（Computer-aided design）工具进行电路原理图 编制、PCB 布局布线等；发展期-CAE 阶段（1980-1990
6、 年）：由于集成电路规模的逐步扩大和电 子系统的日趋复杂，出现了以计算机仿真和自动布局布线为核心的第二代 EDA 技术，即 CAE（Computer Aided Engineering），将各个 CAD 工具 集成为系统，从而加强了电路功能设计和结构设计，该时期的 EDA 技术已 经延伸到半导体芯片的设汁，生产出可编程半导体芯片；成熟期-EDA 阶段（1990 年-至今）：芯片的复杂度进一步提升，给 EDA 技术提出了更高的要求，也促进了 EDA 技术的大发展。EDA 的发展集中 到加强自动化和智能化方向，致力于设计语言和高层设计理念上实现统一， 促使 EDA 系统能够完成电子产品的系统级至物
7、理级的设计。各公司也相继 开发出了以高级语言描述、系统级仿真和综合技术为特征的大规模 EDA 软 件系统。应用场景：EDA 有何用处？EDA 位于产业链的最上游。整个集成电路的产业链主要包括：上游的 EDA、半导体 IP、半导体材料和设备，中游的 IC 设计、IC 制造和封装测试，下游的各 领域系统厂商，EDA 位于整个集成电路产业链的最上游。上游：EDA 和半导体 IP 分别为 IC 设计与制造提供所需的自动化工具和搭 建 SoC 所需的核心功能模块；半导体材料和设备则主要提供 IC 制造环节 所需的核心生产资料；中游：包括 IC 设计、IC 制造、封装、测试。（1）IC 设计通过电路设计、
8、 仿真、验证和物理实现，最终形成可交付制造的晶体管级版图信息；（2） IC 制造将版图信息制成光罩，将光罩上的电路图形信息蚀刻至硅片上，在 晶圆上形成电路；（3）封装是将晶圆片进行切割、焊线、封装，使芯片电 路与外部器件实现电气连接，并为芯片提供机械物理保护；（4）测试是对 封装完毕的芯片进行功能和性能测试，测试合格后，芯片成品即可使用；下游：各应用领域的制造商或系统厂商，将各类芯片集成到终端产品上， 并销售给客户。Foundry、Fabless 以及 EDA 供应商在产业链中并非线性关系，而是三角关系， PDK 是三者间的纽带PDK（Process Design Kit），即工艺设计套件，是
9、链接 Foundry、Fabless 以 及 EDA 供应商之间最主要的桥梁和媒介。PDK 是一组描述半导体工艺细节的 文件，由晶圆代工厂提供，供芯片设计 EDA 工具使用。PDK 一般会包含反映 制造工艺基本的元素：晶体管、接触孔，互连线等。PDK 的内容中包括设计规 则文件、电学规则文件、版图层次定义文件、SPICE 仿真模型、器件版图和期 间定制参数等。 客户会在投产前使用晶圆厂的 PDK，确保晶圆厂能够基于客户的设计生产芯片， 保证芯片的预期功能和性能。所以，开始采用新的半导体工艺时，首先要做的 事就是开发一套 PDK，PDK 用 Foundry 晶圆代工厂的语言定义了一套反映 Fou
10、ndry 工艺的文档资料，是 IC 设计公司用来做物理验证的基石，也是流片成败关键的因素。EDA 工具实现了对各类 IC 设计流程的全覆盖。从结构上，芯片可以分为数字 芯片、模拟芯片以及数模混合芯片。而芯片设计流程主要可以分为半定制 IC 设 计流程与全定制 IC 设计流程，半定制的设计流程一般用来设计数字 IC，全定 制设计流程一般用于设计模拟 IC 和数模混合 IC。目前海外成熟的 EDA 公司都 对各类 IC 设计流程的各个环节实现了全覆盖。全定制 IC 设计包括了电路图输入、电路仿真、版图设计、版图验证、寄生参数 提取、后仿真、流片等，而半定制 IC 设计则可以分为 IC 前端设计（逻
11、辑设计） 和后端设计（物理设计）两个部分：前端设计（逻辑设计）：从设计需求到输出门级网表电路，前端设计主要 流程包括规格制定、详细设计、HDL 编码、仿真验证、逻辑综合、静态时 序分析、形式验证；后端设计（物理设计）：从门级网表电路到输出 IC 设计版图，后端设计的 主要流程包括可测性设计、布局规划、时钟树综合、布线、寄生参数提取、 版图物理验证。一般来说，一个完整的 IC 设计流程包括了从客户提出需求开始到最终形成版图 交付给 Foundry 进行 IC 制造。IP 授权：IP 与 EDA 又有什么关系？IP 核（Intellectual Property core），即知识产权核或知识产权
12、模块，是经过 反复验证过的、可以重复使用的集成电路设计宏模块，主要应用于专用集成电 路（ASIC）或者可编辑逻辑器件（FPGA）。根据产品交付方式的不同，可以 分为软 IP、固 IP 和硬 IP，与此相对应的产品形式分别为 HDL 语言形式，网表 形式、版图形式。IP 授权的出现也是源自于 IC 设计行业的产业分工。根据摩尔定律，高性能芯片 设计难度将不断在加大，想要独立完成所有芯片的设计工作，需要大量的研发 资源和成本。对应之下，使用经过验证的 IP 核可以有效降低设计风险和成本， 提升产品性价比。Fabless 无需再对芯片每个细节进行设计，只需通过购买成 熟可靠的 IP 方案，就可实现某
13、个特定功能。通过 IP 授权能缩短产品上市时间， 避免重复劳动，Fabless 可以将精力更多地用于提升核心竞争力的研发中。SoC（System on Chip，系统级芯片）技术是从设计的角度出发，将系统所需 的组件进行高度集成，将原本不同功能的集成电路以功能模块的形式整合在一 颗芯片中。随着 IC 设计步入 SoC 时代，为了加快产品上市时间，以 IP 复用、 软硬件协同设计和超深亚微米/纳米级设计为技术支撑的 SoC 已成为当今超大 规模集成电路的主流方向，当前国际上绝大部分 SoC 都是基于多种不同 IP 组 合进行设计的。可重复使用的即插即用的 IP 模块，被认为是 SoC 技术中最关
14、 键和高效的一环。晶体管数量大幅提升，使得单颗芯片中可集成的 IP 数量也大幅增加。根据 IBS 数据，以 28nm 工艺节点为例，单颗芯片中已可集成的 IP 数量为 87 个。当工 艺节点演进至 7nm 时，可集成的 IP 数量达到 178 个。单颗芯片可集成 IP 数量 增多为更多 IP 在 SoC 中实现可复用提供新的空间，从而推动半导体 IP 市场进 一步发展。根据 IBS 预测，半导体 IP 市场将从 2018 年的 46 亿美元增长至 2027 年的 101 亿美元，年均复合增长率为 9.13%。简单来说，IP 就是把部分设计流程固化，当 Fabless 使用 EDA 工具进行 I
15、C 设 计时，可以直接把所需功能的 IP 模块拿来使用，不必再重复设计。因此，IP 的丰富程度也是 EDA 生态的重要衡量标准。对于海外成熟的 EDA 企业而言， IP 授权业务也一直是其一项重要的收入来源。根据 IPnest 的数据显示，2020 年全球半导体 IP 市场中，除了 ARM 等专业半导体 IP 供应商外，Synopsys、 Cadence 这两大 EDA 巨头位列全球半导体 IP 市场的第二、三名，市占率分别 为 19.2%、6.0%。市场空间：中国市场成为重要增长动力EDA 杠杆效应显著，是集成电路行业的支点。整个集成电路行业形成了由 EDA 工具、集成电路、电子系统、数字经
16、济等构成的倒金字塔产业链结构，仅从市 场规模来看，2020 年全球市场规模 EDA 行业仅 70 亿美元，IP 授权行业仅 50 亿美元，背后却支撑着数十万亿规模的数字经济，是整个产业链的命脉。中国作为全球规模最大、增速最快的集成电路市场。从 2014 年到 2020 年，全 球集成电路市场规模从 2773 亿美元提升至 3612 亿美元，年均复合增长率 4.50%，而同期中国集成电路市场规模从 3,015 亿元提升至 8,848 亿元，年均 复合增长率达 19.65%。随着集成电路行业专业化分工的趋势加剧，也带动集成 电路设计行业市场快速增长，从 2014 年到 2020 年，全球集成电路设
17、计销售规 模从 881 亿美元提升至 1279 亿美元，年均复合增长率 6.41%，而同期中国集 成电路设计销售规模从 1051 亿元提升到 3778 亿元，年均复合增长率达 23.77%， 显著高于同期整个中国集成电路市场的复合增速。根据GIA报告，中国EDA市场2020年至2027年复合年增长率预计高达11.7%， 中国已经成为全球集成电路市场的重要增长动力。目前中国大陆已经成为半导 体产品最大的消费市场，根据 IBS 统计，2019 年中国消费了全球 52.93%的半导体产品，预计到 2030 年中国将消费全球 60%左右的半导体产品，旺盛的需 求进一步扩大了中国集成电路市场规模。202
18、0 年全球 EDA 市场规模 72 亿美元，亚太超过北美成为最大的市场。近年 全球 EDA 工具总销售额保持稳定上涨，2020 年实现 72.3 亿美元，同比增长 10.7%。从不同地区的占比来看，北美约占 40.9%，亚太地区约占 42.1%，欧 洲地区约占 17%。目前，美国 EDA 企业依旧处于技术据垄断地位，中国市场 的快速发展带动了亚太地区 EDA 工具销售额的快速增长。中国 EDA市场持续增长，2020 年行业总销售额约 66.2 亿元，同比增长 19.9%。 其中，我国自主 EDA 工具企业在本土市场营业收入约为 7.6 亿元，同比增幅 65.2%。二、复盘海外 EDA 三巨头的
19、发家之路行业格局：海外三巨头市占率近八成EDA 市场集中度较高，国际三巨头 Synopsys、Cadence、Mentor Graphic 市占率近八成。EDA 行业市场集中度较高，国际三大 EDA 巨头 Synopsys（新 思科技）、Cadence（楷登电子）和 Mentor Graphic（现西门子 EDA 部门）在 国内市场占据明显的头部优势，属于具有显著领先优势的第一梯队，2020 年中 国市场合计市占率近八成；华大九天与其他几家企业，凭借部分领域的全流程 工具或在局部领域的领先优势，位列全球 EDA 行业的第二梯队。海外公司中，三巨头均具备提供全套的芯片设计 EDA 解决方案的能力
20、，但拳头 产品各有不同：Synopsys：公司成立于 1986 年，总部位于美国加州山景城。Synopsys 的产品线是三巨头中最为全面的，从前端设计起家，收购 Avanti 进入后端 设计领域，目前是行业第一，其优势在于数字前端、数字后端和验证测试， 其逻辑综合工具 DC 与时序分析工具 PT 是绝对的拳头产品；Cadence：公司于 1988 年由 SDA 与 ECAD 合并成立，总部位于美国加 州圣何塞，2008 年被 Synopsys 反超，目前位居行业第二，其优势在于模 拟和混合信号的定制化电路和版图设计；Mentor Graphics：公司成立于 1981 年，总部位于美国俄州威尔
21、森维尔， 2016 年，西门子以 45 亿美元收购 Mentor Graphics，并入西门子数字化 工业软件部门，之后西门子又先后收购了 SOLIDO、COMSA、UltraSoC 等 EDA 公司，进一步丰富了公司的产品线。尽管公司成立较早，公司目前 的规模远不及 Synopsys 与 Cadence，其优势在于物理验证领域优势较为 突出，在印制电路板方面也有一定优势。由于 Mentor Graphics 被收购后不再披露财务数据，因此以 Synopsys 与 Cadence 为例，在营收方面，从 2013 财年到 2020 财年，Synopsys 的营收从 19.6 亿美元增长到 36.
22、9 亿美元，年均复合增长率 9.46%，同期 Cadence 营收 从 14.6 亿美元增长到 26.8 亿美元，年均复合增长率 9.06%；同期两家公司毛 利率均保持稳定，Synopsys 的毛利率一直维持在 75%以上，Cadence 的毛利 率一直维持在 85%以上。商业模式：以定期软件授权费为主目前海外三大 EDA 厂商的商业模式以定期授权费与 IP 授权费为主：EDA 定期授权费：EDA 厂商与客户签署期间授权合同，向客户出售 EDA 相关软件的有限期授权租赁服务，一般合约期为 2-3 年；IP 业务授权费：主要包括授权金（License fee）与版税（Royalty）两个 部分。
23、授权金一般在 IP 授权确定时预先支付，版税在使用 IP 的芯片设计 公司项目量产时收取，一般按照加工晶圆价格的一定百分比收取（一般不 超过 3%的晶圆价格）。以 Cadence 和 Synopsys 为例，20 年财年 Cadence 的 EDA 软件业务营收占 比 86%，IP 授权业务占比 14%，而同年 Synopsys 的 EDA 业务占比 57%，IP 授权业务占比 33%。核心壁垒：研发+产品+生态研发：海外龙头均具备极强的研发实力以 Synopsys 与 Cadence 为例，2020 年两家公司分别研发费用支出为 12.8 亿 美元和 10.3 亿美元，Synopsys 的研
24、发费用率常年保持在 35%左右，Cadence 的研发费用率常年保持在 40%左右，显著超过其他类工业软件公司。产品：实现全工具链、全产品线的“全家桶式”覆盖三巨头基本实现了 EDA 领域的全工具链覆盖，多个拳头产品处于行业领先地位。 EDA 巨头们致力于平台化发展，打造 IC 设计的产品闭环，为客户提供全流程 的服务。但由于芯片 IC 设计流程复杂、环节众多，涉及到 90 多种不同技术。 复盘海外 EDA 三巨头不难发现，EDA 软件行业的发展史就是一部行业并购史， 三巨头累计参与的并购次数超过 200 次，三巨头也经历了无数次的兼并收购才 实现了IC设计全流程的覆盖。以Synopsys为例
25、，自1990年收购Zycad的VHDL 仿真业务开启了其并购之后，在 2001 年收购了 Avant!，使公司成为历史第一 家实现前后端完整 IC 设计方案的 EDA 厂商，公司也一举成为行业第二，2012 年又收购了全球第四大 EDA 厂商 Magma，显著提升了其时序收敛能力。生态：与头部 Foundry 和 Fabless 深度捆绑绑定头部 Foundry 不仅代表了市场份额，更意味着工艺的领先优势。前文 提及了 Fabless、Foundry 与 EDA 三者间的三角关系，Fabless 所使用的 PDK 是由 Foundry 提供，并反映 Foundry 最新工艺的设计数据包。同时，
26、 EDA 工具输出的版图是交由 Foundry 生产，因此 EDA 软件与生产工艺是强耦合关系。在摩尔定律的驱动下，每一次制程与工艺的更新，都要带动 EDA 软件的同步更新，与头部 Foundry 的深度绑定与合作，能够使 EDA 软件厂商在早期便参与到新一代工艺的研发过程中，进一步占据技术的领 先优势。“EDA 工具全家桶+IP 授权”打造了丰富、完整的 IC 设计生态。如 Synopsys、Cadence 等都拥有着海量 IC 设计所必需的 IP，如接口类 IP 更是每一颗 SoC 都必不可少的。因此，Fabless 客户的研发体系与 IP 授 权是强耦合的，这也进一步提升了客户的迁移成本
27、。同时，由于半导体 IP 公司都是需要经历了长期的研发投入才积累出来的，技术护城河较高。这 都造成了 EDA 三巨头赢者通吃的局面。三、本土 EDA 厂商究竟实力如何？发展历程：我们是如何被“卡住了脖子”？在建国初期，受困于“巴统”的禁运，国外 EDA 无法进中国，我国的集成电路 产业发展倍受掣肘。在 1986 年，我国动员了全国 200 多位专家齐聚北京，研 发我国自有的集成电路计算机辅助设计系统“熊猫系统”，在 1992 年首套熊 猫系统问世，也这是我国第一个大型 ICCAD 系统。1994 年，随着“巴统”取消对中国禁运，“造不如买”的大潮让海外 EDA 公 司以技术成熟、价格便宜的工具
28、快速占领了国内 EDA 市场。因此，自 1994 到 2008 年，国家对国产 EDA 的支持非常有限，中国 EDA 产业陷入发展低谷，与 海外差距逐渐拉大。2008 年，随着国家核心电子器件、高端通用芯片及基础软件产品（核高基）重 大科技与项目正式进入实施阶段， 2009 年，华大九天作为“EDA 国家队”从 华大集团 EDA 部门独立出来，继承了熊猫系统的核心技术，承担了十一五、十 二五“核高基”专项计划，本土 EDA 行业也重新迎来了发展的曙光。中美科技摩擦加剧，EDA 软件成为美国对华封锁的武器。随着 18 年以来中美 科技摩擦的加剧，以及逆全球化的潜在风险不断增加，美国对中国高新技术
29、产 业的限制逐步加深，尤其在集成电路和 EDA 工具领域体现的较为明显。例如在 2019 年 EDA 三巨头终止了与华为海思的合作，为国产芯片的发展蒙上一层阴 影。国家政策大力扶持 EDA 行业发展，加快攻破集成电路行业的”卡脖子“技术。 当前国际形势下，使得工业生产的独立、安全、自主上升到国家安全层面。近 年来，我国陆续出台了大批鼓励性、支持性政策，加速 EDA 工具软件的进口替 代，加快攻克重要集成电路领域的“卡脖子”技术，有效突破产业瓶颈，牢牢 把握创新发展主动权。企业巡礼：发展几经波折，行业终迎曙光国产 EDA 行业迎来资本市场认可。自 2009 年华大九天成立，国内也涌现出了 一批像
30、概伦电子、广立微电子、国微思尔芯、芯和半导体、芯华章、芯愿景等 EDA 领域的创业型公司。随着国家政策对 EDA 领域的持续扶持，行业也开始 受到市场关注。自 2019 年起，我国 EDA 初创企业的融资环境显著改善，EDA 作为产业底层技术的核心价值开始受到市场追捧，这其中不乏高瓴资本、红衫 资本、深创投、英特尔投资、国家大基金、中芯聚源等知名投资机构的身影。 在 IPO 的进程上，华大九天与概伦电子已完成辅导，并已提交 IPO 申请书；芯 愿景曾在 2020 年获得科创板 IPO 受理，后于同年撤回上市申请，并于 21 年 6 月宣布转战主板上市；此外，目前接受机构上市辅导的企业还有广立微
31、与国微 思尔芯两家。发展现状：仍与海外巨头存在诸多差距第一，缺少全流程的解决方案国产 EDA 目前仍不能实现全工具链覆盖。由于 EDA 工具链非常长，涉及软件 种类，国内大多从某一环节单点切入，部分流程与环节具备较强竞争力。像华 大九天在模拟 IC 领域优势明显，而概伦电子则在存储器领域储备较深。但对于 客户而言，即便是采购国产 EDA 软件的意愿高涨，但本土厂商仍无法为其提供 平台式的产品服务，客户依旧需要购买大量海外三巨头的产品，再搭配本土较 为成熟的解决方案使用。第二，难以匹配目前的先进工艺由于缺乏头部 foundry 合作，导致难以匹配目前最先进的工艺是国产 EDA 厂商 面临的根本障
32、碍。由于海外三巨头与头部 Foundry 长期捆绑，因此，其始终处 于工艺的领先地位。而国产厂商缺乏与头部 Foundry 的合作，导致其 EDA 工 具对先进工艺的支持不够，导致国产 EDA 工具在高端芯片领域几乎没有份额。 即便是华大九天，其大多数工具仍无法支持 28nm 以下的制程。第三，本土 EDA 行业人才匮乏、融资渠道单一缺钱：EDA 行业资金消耗巨大，需要长期的资金投入。以 Synopsys 为例， 仅 2020 财年单年的研发投入 12.8 亿美金，约 80 多亿人民币，而国内 EDA 龙头华大九天过去十年累计的研发支出仅十亿余元人民币左右，研发投入 与海外差距较大。由于行业投
33、资回报期较久，因此较难有效吸引社会资金 进入，致使本土 EDA 企业融资渠道相对狭窄。缺人：EDA 开发工程师需同时理解数学、芯片设计、半导体器件和工艺， 对综合技能要求很高。培养一名 EDA 研发人才，从高校课题研究到从业实 践的全过程往往需要 10 年左右的时间。由于 EDA 软件开发研究的周期长， 投入与产出比率低，行业整体薪酬偏低，导致本土人才流失严重。目前， 本土 EDA 专业人才有限，根据赛迪智库的数据显示，2020 年我国 EDA 行业仅有 4400 余名人才，其中半数以上就职于外资企业。从单体企业来 看，与国际巨头差距更大，以 Synopsys 为例，其在全球拥有近 1.2 万
34、名 EDA 研发人员，而华大九天作为研发队伍最庞大的本土公司，目前仅 300 余名研发人员。四、未来，EDA 行业又有哪些趋势？后摩尔时代对 EDA 技术提出更高的要求后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律（More Moore）、 扩展摩尔定律（More than Moore）以及超越摩尔定律（Beyond Moore）三类。延续摩尔定律（More Moore）方向：建立在摩尔定律基础上的生产工艺 特征尺寸的进一步微缩。单芯片的集成规模呈现爆发性增增长，对 EDA 工 具的设计效率提出更高要求；扩展摩尔定律（More than Moore）方向：增加系统集成的多重功能为目 标的
35、芯片功能多样化发展。伴随逻辑、模拟、存储等功能被叠加到同一芯 片，EDA 工具需具备对更强复杂功能设计的支撑能力；超越摩尔定律（Beyond Moore）方向：通过三维封装（3D Package）、 系统级封装（SiP）等方式实现器件功能的融合和产品的多样化。新工艺、 新材料、新器件等的应用要求 EDA 工具的发展在仿真、验证等关键环节实 现方法学的创新。人工智能技术将扮演更重要的角色人工智能技术应用于 EDA 领域始于 20 世纪 80 年代，一直以来，运算能力不 强、AI 性能不理想、芯片设计的数据需求量不够大等因素导致 AI 技术与 EDA 的融合并不充分。近年来，伴随芯片设计基础数据量
36、的不断增加、系统运算能 力的阶跃式上升，让开发者更有能力处理运算密集的复杂任务，这让 AI 技术在 EDA 领域的应用愈发成熟。目前，借助 AI 算法，EDA 工具可以帮助客户实现 最优化的功耗、性能、面积目标，开发性能更高的终端产品。此外，具备 AI 特 性的 EDA 工具在通过对既有设计训练学习的基础上，大幅提升芯片设计验证效 率，助力芯片设计企业提升产品研发效率。2017 年美国国防部高级研究计划局推出的“电子复兴计划（ERI）”中的电子 设备智能设计（IDEA）项目，描绘出新的 AI 技术赋能 EDA 工具发展目标与方 向。其中提出目标实现“设计工具在版图设计中无人干预的能力”，即通过
37、人 工智能和机器学习的方法将设计经验固化，进而形成统一的版图生成器，以期 实现通过版图生成器在 24 小时之内完成 SoC、SiP 和 PCB 的版图设计。各大 EDA 巨头也在积极布局人工智能技术。Cadence 发布了基于机器学习引 擎的更新版数字全流程工具，支持全流程集成，吞吐量最高提升 3 倍，PPA 最 高提升 20%，目前该工具广泛应用于汽车、移动、网络、高性能计算和 AI 等各 个领域；Mentor 的 Machine Learning OPC 可以将光学邻近效应修正（OPC） 输出预测精度提升到纳米级，同时将执行时间缩短 3 倍。而在此之前，完成同 样的工作量，需要 4000
38、个 CPU 不间断地运行 24 小时，而在 LFD 中，通过机 器学习既解决了海量未标记数据的提取，同时也通过训练好的数据使预测更加 精准。结果显示，与基于全芯片模型的仿真相比，在保持最佳精度的同时还使 性能提高了 10-20 倍。IC 设计上云成为行业的重要趋势随着 IC 设计复杂度的不断提升，IC 设计公司都会面临计算资源需求激增、EDA 峰值性能需求难以被满足，深工艺数据迁移的消耗成本，多项目并行发生的资 源抢夺以及办公地点限制带来的效率影响等，这些问题都会直接影响芯片的研 发周期以及研发成本，提升研发的效率。过去安全隐患一直是限制 IC 设计上云 的关键阻碍，企业担心其核心知识产权、工
39、艺设计套件等高度敏感数据的安全 性。近年来，伴随相关技术的逐渐成熟，用户使用习惯的改善，“云计算+EDA 工具”的模式开始逐渐得到认可。弹性算力：云算力最达的优势是弹性算力。对于大型 IC 设计公司而言，存 在足够多的并发芯片项目并行进行研发和迭代，算力之间的波峰波谷彼此 间有互补关系，因此，云算力通过动态优化的方法，平滑多项目并行带来 的资源抢夺问题；节约成本：以 7nm 芯片为例，设计费用约在 2 亿美元，其中 EDA 费用占50%，算力占 20%，人力成本占 20%，上云既能优化算力，又能优化 EDA 软件购买成本。摩尔精英基于微软云 Azure 测算了基于单颗大芯片所需算 力的成本节省
40、分析，按照单芯片全流程上云、单芯片后端上云以及单芯片 STA 节点上云三种情景针对私有化机房与公有云租赁模式做了对比，公有 云模式在成本商优势显著。微软公有云 Microsoft Azure 也瞄准了 EDA 上云这一行业契机，联合集成电路 产业链上的合作伙伴，推出了本地基础设施与公有云结合的混合部署模式。把 客户敏感数据放在本地端，再通过整合方案将云端跟本地端结合起来，利用云 端庞大的算力加速 EDA 运算。这样既能够保证客户的数据隐私安全，也能够有 效利用好云端算力。例如，Azure 与西门子 Mentor 与 AMD 合作，在微软 Azure 云环境中的 AMD EPYC 服务器运行 M
41、entor 产品 Calibre 进行验证所需的步骤，显著缩短了 IC 设计时间，7nm 芯片的物理验证周期缩短了 2.5 倍；不只 Mentor，Azure 与台 积电、Synopsys 也都在进行深度合作。此外，Synopsys 与 Samsung Foundry 已合作推出了三星 SAFE 云设计平台， 从而使 SoC 团队能够使用 Synopsys 的 EDA 产品和 Samsung Foundry 的工艺 技术来进行云端设计。五、华大九天是规模最大、产品线最全的国产 EDA 工具商公司概况：国内 EDA 领域的绝对龙头公司是国内规模最大、产品线最完整、综合技术实力最强的 EDA 工具
42、提供商。 华大九天成立 2009 年，自成立以来一直聚焦于 EDA 工具的研发工作。公司初 始团队部分成员曾参与中国第一款具有自主知识产权的全流程 EDA 系统 “熊猫 ICCAD 系统”的攻关任务。公司承担了国家“核心电子器件、高端通用 芯片及基础软件产品”重大科技专项中的“先进 EDA 工具平台开发”与“EDA 工具系统开发及应用”两项 EDA 相关课题。公司是国内最早从事 EDA 研发的 企业之一，多年来始终专注于 EDA 工具软件的开发、销售及相关服务，已经成 为国内规模最大、产品线最完整、综合技术实力最强的 EDA 企业。 公司产品实力受到业界的广泛认可，曾荣获“第二届集成电路产业技
43、术创新奖 （成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子 信息博览会创新奖”等多项荣誉。凭借优质的产品与服务，公司与国内外芯片 设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了 良好的业务合作关系，并通过持续的技术优化和产品迭代稳定与深化客户合作。公司无实际控制人，国务院旗下的中国电子集团合计持有公司 31.70%的股份。 公司发拟公开发行股份数为发行后公司总股本的 20%，发行后，公司持股 5% 以上股东为中国电子有限、九创汇新、上海建元、中电金投、大基金和中小企 业基金。其中，中国电子信息产业集团有限公司通过中国电子有限公司和中电 金投合计持有公司
44、 31.70%的股权，其他股东股权较为分散，公司股东任何一方 均无法单独以其持有的股份所享有的表决权控制本公司半数以上表决，因此， 公司无实际控制人。公司管理层产业经验丰富，董事长为熊猫 ICCAD 系统工具的亲历者。公司核 心管理层均为产业背景及相关领域研究生学历，专业能力出众。华大九天前身 为华大集团的 EDA 部门，多数高管自创业之初便跟随公司一同成长，核心管理 层人员稳定，有利公司长期发展。公司主要从事 EDA 工具软件的开发、销售及相关服务。EDA 工具是集成电路 领域的上游基础工具，应用于集成电路设计、制造、封装、测试等产业链各个 环节。公司的主要盈利模式如下：软件授权：公司 ED
45、A 工具软件主要通过授权模式向客户销售，收取授权费， 公司对具体 EDA 工具软件产品的授权一般以合同约定的时间周期为限；定制开发：公司的技术开发服务业务主要按具体项目向客户收取服务费用， 一般按照项目工作量和技术难度等因素综合定价。公司提供模拟电路、集成电路、平板显示以及晶圆制造领域的 EDA 工具。公 司主要产品包括模拟电路设计全流程 EDA工具系统、数字电路设计 EDA工具、 平板显示电路设计全流程 EDA 工具系统和晶圆制造 EDA 工具等 EDA 工具软件， 并围绕相关领域提供技术开发服务。值得一提的是，公司是中国唯一能够提供 模拟电路设计全流程 EDA 工具系统的本土 EDA 企业
46、。财务分析：过去两年营业收入 CAGR 达 66%公司作为少数具备 EDA 工具软件产业化能力的企业，业绩保持高速增长。虽 然国内 EDA 行业仍由国际三巨头占据主导地位，但公司占国内 2020 年 EDA 市场份额约 6%，紧随国际三巨头之后，成为国内市场第四大 EDA 工具企业。 国内 EDA 行业的持续增长和公司市场份额的不断提升带动了公司收入的持续 增长，公司在 18-20 年实现营业总收入 1.51 亿元、2.57 亿元（+70.20%）、 4.15 亿元（+61.48%）；公司与国内外主要集成电路设计企业、晶圆制造企业、 平板厂商建立良好的业务合作关系，并通过持续的技术优化和产品迭
47、代稳定与 深化客户合作，具备较高的盈利能力和持续发展的空间。公司在 18-20 年实现 归母净利润 0.49 亿元、0.57 亿元（+16.33%）、1.04 亿元（+82.46%）。EDA 软件销售为公司主要收入来源，营收占比近九成：EDA 软件销售：以销售公司自主研发的四大类 EDA 工具软件为主，公司 18-20 年 EDA 软件销售收入占营收比重 92.93%、84.67%、84.96%，是 公司最主要的收入来源，收入复合增长率达 61.12%；技术开发服务：基于在集成电路领域多年积累的经验和能力，以及建立的 自动化设计服务流程，为集成电路设计和制造客户提供技术开发服务，公 司18-2
48、0年技术开发服务收入占营收比重分别为7.07%、15.33%、15.04%， 复合增长率达 145.84%，主要原因是公司的单笔服务合同平均金额不断提 升以及大量新客户开拓。公司盈利能力较强，毛利率始终保持较高水平。公司在 18 -20 年毛利率分别为 95.35%、88.65%、88.68%，公司毛利率呈下降趋势主要原因在于技术开发服 务占比的提升。由于 EDA 软件为标准化产品，不针对特定客户，相应开发成本 全部计入期间研发费用，技术开发服务以定制化服务为主，需要投入的人工成 本和委外费用较大，毛利相对较低，公司 18-20 年技术开发服务毛利率分别为 34.25%、25.96%、24.74%。公司三费控制稳定，现金流状况稳中向好。公司管理活动的规模效应开始凸显， 近三年管理费用率持续下降，分别为 24.76%、18.62%、15.29%；大多数主要 客户均与公司具有较长的合作历史，客户粘性较大，服务成本相对较低，公司 18-20 年销售费率控制稳定，分别为 16.45%