《数电实九触发器.doc》由会员分享，可在线阅读，更多相关《数电实九触发器.doc（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验九 触发器及其应用一、实验目的:1、掌握基本RS、JK、D和T触发器的逻辑功能；2、掌握集成发器的使用方法和逻辑功能的测试方法；3、熟悉触发器之间相互转换的方法。二、实验原理：触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路最基本的逻辑单元。1、基本RS触发器图9-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制、低电平直接触发的触发器。基本RS触发器有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S =0时触发器被置“1”；R为
2、置“1”端，因为R =0 时触发器被置“0”，当S = R =1 时状态保持。 图9-1 基本RS触发器基本RS触发器也可以用两个“或非门”组成，对应为高电平触发有效。 2、 JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活、通用性强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。其引脚功能及逻辑符号如图92所示。JK触发器的状态方程为： Qn+1=JQn+KQn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把Q=0、Q =1的状态定义为触发器“0”状态；把Q =
3、1、Q = 0的状态定义为触发器“1”状态。图9-2 74LS112双JK触发器引脚功能及逻辑符号 JK边沿触发器的功能表如表91所示。 JK触发器常被用作缓冲存储器、移位寄存器和计数器。 CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。 表9-1输 入输 出SDRDCPJ KQn+1Qn+101101001001100QnQn11 101011 01011111QnQn11QnQn注： -任意态； -高到低电平跳变Qn（Qn ）-现态；Qn+1（Qn+1 ）-次态-不定态3、D触发器在输入信号为单端的情况下，D触发器和起来最为方便，其状
4、态方程为 Qn+1 =Dn 在输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D（74LS74，CC4013），四D（74LS175,CC4042)，六D（74LS174，CC14174），八D（74LS374）等。图9-3为双D74LS74的引脚排列逻辑符号。其功能表如表9-2。图9-3 74LS74引脚排列及逻辑符号表9-2 表9-3 输 入输 出SDRDCPDQn+1Qn+101101001001111011001
5、11QnQn输 入输 出RDSDCPTQn+1010101110Qn111Qn 4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起，并认它为T端，就得到所需的T触发器。 如图9-4（a）所示，其状态方程为Qn+1=T Qn +T Qn (a)T触发器 （b）T触发器 图9-4 JK触发器转换为T、T触发器 T触发器的功能表如表9-3所示。由功能表可见，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置1，如图9-4(b
6、)所示，即得T触发器。在T触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为翻转触发器，广泛用于计数电路中。同样，若将D触发器的Q端与D端相边，便转换成T触发器。如图9-5所示。JK触发器也可转换为D触发器，如图9-6所示。 图9-5 D转成T 图9-6 JK转成D三、实验设备与器件：1、+5V直流电源 2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、0-1指示器7、74LS112（或CC4027） 74LS00（或CC4011） 74LS74（或CC4013）四、实验内容：1、测试基本RS触发器的逻辑功能按图9-1，用两个与非门组成基本RS触发器，输入端R，S
7、 接逻辑开关的输出插口，按表9-4的要求测试，记录之。2、测试双JK触发器74LS112逻辑功能（1） 测试RD、SD的复位、置位功能表9-4RSQQ110011010100任取一只JK触发器，RD 、SD、J、K端接逻辑开关输出插口,CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。要求改、（J、K、CP处于任意状态），并在RD=0（SD=1）或SD=0（RD=1）作用期间任意改变J、K及CP的状态，观察Q，Q状态。自拟表格并记录之。（2）测试JK触发器 逻辑功能按表9-5的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由10），记录
8、之。（3）将JK触发器的J、K端边在一起，构成T触发器。在CP端输入1Hz连续脉冲，用实验箱上的逻辑笔观察Q端的变化。在CP端输入1Hz连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位与时间的关系，描绘之。3、测试双D触发器74LD74的逻辑功能（1）测试RD、SD的复位、置位功能测试方法同实验内容2、（1），自拟表格记录。（2）测试D触发器的逻辑功能按表9-6要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0 1），记录之。（3）将D触发器的D端与Q端相连接，构成T触发器。测试方法同实验内容2、（3），记录结果。表95 表96JKCPQn+1Qn=0Qn=100011
9、0010110100110110110DCPQn+1Qn=0Qn=100110101104、 设计一个乒乓球练习电路并进行实验电路功能要求：模拟二名运动员在练球时，乒乓球能往返运转。（提示：采用双D触发器74LS74，两个CP端的触发脉冲分别由两名运动员操作，触发器的输出状态用逻辑电平显示器显示）。5、单发脉冲发生器用74LS74型双D触发器，设计一个单发脉冲发生器的实验线路。要求将频率为1KHz的信号脉冲和手控触发脉冲分别作为两个触发器的CP脉冲输入。只要手控脉冲送出一个脉冲（高电平一次或低电平一次），单发脉冲发生器就送出一个脉冲，该脉冲与手控触发脉冲的时间长短无关。试问：能实现单发脉冲输出的原理是什么？并拟定实验观察方案。图9-7是用双JK触发器组成的单发脉冲发生器，以供设计时参考。图9-7 由双JK触发器组成的单发脉冲发生器五、实验预习要求：1、复习有关触发器内容；2、列出各触发器功能测试表格；3、按实验内容四、4，四、5的要求设计线路，拟定实验方案。六、实验报告：1、列表整理各类触发器的逻辑功能；2、总结观察到的波形，说明触发器的触发方式；3、利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它输入端的信号？又是为什么？