《第三章组合逻辑电路教案.doc》由会员分享，可在线阅读，更多相关《第三章组合逻辑电路教案.doc（15页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第三章组合逻辑电路例3.1 某功能的逻辑函数表达式为L=m(1,3,4,7,12,14,15);(1)试用最少量的“与-非”门实现该函数；(2)试用最少量的“或-非”门实现该函数；(3)试用“与-或-非”门实现该函数。解： (1)设变量为A、B、C、D，用卡诺图化简，结合“1”方格DBCA&L 得：(2)卡诺图中结合“0”方格，求最简的“或与”表达式，得：11111(3)在卡诺图中结合“0”格，求反函数的最简“与或”表达式，两边分别求反后得： 用 “与或非”门实现的电路图如下所示：& 1例3.2 设计一个编码器，其6个输入信号和输出三位代码之间的对应关系如例表3.2所示。试用“或-非”门实现该
2、编码电路。例表3.2输 入输 出 0 0 0 0 0 10 0 10 0 0 0 1 00 1 00 0 0 1 0 00 1 10 0 1 0 0 01 0 00 1 0 0 0 01 0 11 0 0 0 0 01 1 0解：列出变形后的真值表，然后得出三个输出函数式。输 入输 出 0 0 10 1 00 1 11 0 01 0 11 1 0111111例3.3 图例3.3是一个函数发生器，试写出当S0S1S2S3为00001111的16种不同取值时，Y关于逻辑变量AB的逻辑函数式。 图例3.3解： 根据变量可能的取值和组合，16种函数式为例3.4 用教材中所示的双2线-4线译码器74LS
3、139(译码器功能见表3.3)及最少量的“与-非”门实现下列逻辑函数。解： 把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示： 74LS139 1ST1A11A0 74LS139 2ST2A12A01&例3.5 试用74LS138型3/8译码器设计一个地址译码器，地址译码器的地址范围为00-3F。(可适当加其它逻辑门电路)。解： 由于地址译码器的范围为003F(十六进制数)，实际上是64个地址，因此，可用地址扩展的方法来实现，把3/8扩展成4/16，再扩展成6/64译码即可。例3.6 设X和Y分别为二位二进制数，试用最少量的半加器和与门实现Z= X
4、Y运算。解： 由于、是二位的二进制数，根据直式运算， &可得每位的输出函数如下，.电路图为:例3.7 试用“与-非”、“与-或”门及“异或”门设计一个可控变换器 ，设计要求为：当控制端K=1时，将输入三位二进制码变换成三位格雷码输出：当K=0时，将输入三位格雷码变换成三位二进制码输出。解： 令三位二进制码为,三位格雷码为,在控制下，列真值表，可得：A B CW X Y0 0 0 0 0 00 0 10 0 10 1 00 1 10 1 10 1 01 0 01 1 01 0 11 1 11 1 01 0 11 1 11 0 0W X YA B C0 0 00 0 00 0 1 0 0 10 1
5、 10 1 00 1 00 1 11 1 01 0 01 1 11 0 11 0 11 1 01 0 01 1 1 K=1 三位二进制码转换成格雷码 K=0 三位格雷码转换成三位二进制码 =1时，三位二进制码三位格雷码得：=0时，三位格雷码三位二进制码得：综合后有电路图为:=1=1& 11例3.8 试总结分析一个组合逻辑电路功能的一般步骤和方法。解：组合逻辑电路分析的一般步骤为： 由给定的逻辑电路图，逐级地写出各输出逻辑函数式； 给定各个输入变量的取值，计算出各个输出，列成真值表； 从真值表得出给定电路的逻辑功能；例3.9 试设计一个一位二进制数的全减器，设A为被减数，B为减数，J0为低位来的
6、借位信号，D为差数以及J1为向高位的借位信号，请用“与非”门实现该全减器。解： 列出全减器的真值表：输 入结 果A B J0D J10 0 00 00 0 11 10 1 01 10 1 10 11 0 01 01 0 10 01 1 00 01 1 11 1 差借位电路图为：&111例3.10 试用一个四位二进制加法器及“异或”门实现四位二进制减法运算，并要求画出逻辑图。四位二进制加法器的简化逻辑图如图例3.10所示 图例3.10：该二进制减法应该是被减数大于减数的情况，其它情况不在此例。 将被减数的补码加上减数的补码求得：只要在四位二进制加法器的一个加数输入端()输入被减数的补码（正数的补
7、码就是原码），另一个加数输入端()加入四位减数的补码，则就得到减法运算，输出为结果的补码（由于被减数大于减数，则结果就是一个正数）。例3.11 试用并行四位加法器连接成将余三码转换成BCD代码的转换电路 。解： 解例思路为只要将余三码作为四位的加数输入，把8421码作结果输出，找出另外一个四位的加数是多大时，才是对应的8421码，从而求出四位加数的每位函数式，便可画出电路图。 转换电路真值表如下：四位余三码加 数8421BCD码输出A3 A2 A1 A0B3 B2 B1 B0Y3 Y2 Y1 Y00 0 1 11 1 0 10 0 0 00 1 0 01 1 0 10 0 0 10 1 0 1
8、1 1 0 10 0 1 00 1 1 01 1 0 10 0 1 10 1 1 11 1 0 10 1 0 01 0 0 01 1 0 10 1 0 11 0 0 11 1 0 10 1 1 01 0 1 01 1 0 10 1 1 11 0 1 11 1 0 11 0 0 01 1 0 01 1 0 11 0 0 1 由真值表可见，在加法器的加数输入端输入余三码，在被加数的输入端输入1101数据，则在结果输出即为8421BCD码了。所以，连接的电路图有：例3.12 试用一片74LS283型四位二进制加法器，将8-4-2-1BCD码转换成三码的代码转换电路。74LS283的简化逻辑图如图例3
9、.12所示。 图例3.12解： 只要在加法器的被加数输入端加8421BCD码，加数输入端加上0011，即就转换成了余三码输出。连接电路如图所示： 例3.13 经过组合逻辑电路的设计例例，试简述组合逻辑电路设计的一 般步骤和方法。解：组合逻辑电路设计的一般步骤： 分析例意，找出给定逻辑问例的输入变量和输入变量个数，画一个大致框图； 由给定的功能要求，列出真值表； 求各个输出逻辑结果的逻辑函数的最简“与或”表达式，（通常用卡诺图求，且在真值表中不出现的输入变量组合当作约束项处理）； 变换逻辑式子为设计所要求选用的门的符号的形式（如：要求用“与非”门画出逻辑电路时，应将式子变换成“与非与非”形式）；
10、 根据要求的逻辑符号，画出逻辑电路图；例3.14 试用一片八选一数据选择器74LS151实现逻辑函数。(1) (2) (3) 解：解例基本思路： 选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式； (1) 选定四变量函数中的ABC(A2A1A0)为地址输入，卡诺图为0DABC000001011010110011110110010111000000000100 A2A1 74LS151（MUX） A0 D0 D1 D2 D3 D4 D5 D6 D7“1”画出的电路图为：（2） 选定多路选择器的地址变量为,由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“0”和“1”
11、。画卡诺言图如下：ABC000001011010110011110110011100000由卡诺图可知： A2A1 74LS151（MUX） A0 D0 D1 D2 D3 D4 D5 D6 D7“1” 其电路图为： (3) 该例解法同前，由于函数只有三变量，选定地址变量为后，其多路数据选择器的各数据输入端都为常量。用卡诺图后求出各数据端的函数关系：ABC000001011010110011110110010100101 由卡诺图得： A2A1 74LS151（MUX） A0 D0 D1 D2 D3 D4 D5 D6 D7“1”例3.15 试用CC4512八选一型数据选择器产生如下逻辑函数， 图例3.15为CC4512的简化逻辑图，表3.15为它的功能表。 图例3.15表3.15 CC4512数据选择器功能表S1 S0 A2 A1 A0Y0 00 0 0D00 00 0 1D10 00 1 0D20 00 1 1D30 01 0 0D40 01 0 1D50 01 1 0D60 01 1 1D70 1 01 高阻解：由真值表可知CC4512多了二个使能控制端，其它与上例一样，所以有卡诺图：ABC000001011010110011110110001100101 由卡诺图得出各数据输入端的函数关系：