第三章_组合逻辑电路.ppt

《第三章_组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第三章_组合逻辑电路.ppt（146页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第三章 组合逻辑电路,3-2 组合电路的分析,3-3 组合电路的设计,3-4 常用组合集成逻辑电路,3-5 竞争与冒险,3-1 概述,3.1 概述,逻辑电路,组合逻辑电路,时序逻辑电路,功能：输出只取决于 当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,输出变量是输入变量的函数： L1=f1（A1、A2、Ai） L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai）,电路特点：由门电路组成，电路中没有记忆单元， 没有反馈通路。,一、组合逻辑电路的特点,组合逻辑电路：在任何时刻，逻辑电路的输出状态只取决于输入状态的组合，

2、而与原来的状态无关。,常用的组合逻辑器件有：加法器、编码器、译码器、比较器、数据选择器和分配器等。,二、组合逻辑电路的功能描述方式,逻辑电路图,逻辑表达式,逻辑功能表,波形图,各种门电路及相互连线、功能框图,通常采用与或表达式,真值表、功能表,输入输出信号的数字波形,主要内容,组合逻辑电路的分析与设计,掌握逻辑功能,熟悉分析与设计方法,常用组合逻辑功能器件,三、本章重点学习内容,3.2 组合逻辑电路的分析,（1）根据逻辑图写出逻辑函数表达式 ；,（2）化简逻辑函数，写出最简与或表达式；,（3）根据最简表达式列出真值表；,（4）由真值表说明给定电路的逻辑功能。,分析步骤：,【例1】分析下图的逻辑

3、功能。,(1) 写出逻辑表达式,(2) 化简,Y=AAB BAB,=AAB + BAB,=AAB + BAB,=AB (A + B),=AB+AB,= (A+B) (A+B),=0+AB+BA+0,(2) 化简,(3) 列逻辑状态表,逻辑式,(1) 写出逻辑式,【例2】分析下图的逻辑功能,化简,(2) 化简,(3) 列逻辑状态表,(4) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,【例3】,Y1=AB,逻辑功能：一位二进制加法。 Y0:本位和；Y1：进位位。,组合电路如图所示，分析该电路的逻辑功能。,

4、【例4】,分析下面组合电路的逻辑功能。,功能: 当 AB 时, Y1=1 当 A=B 时, Y2=1 当 AB 时, Y3=1 是一位数字比较器,【例5】,分析下面组合电路的逻辑功能。,逻辑功能,四选一数据选择器,A1A0: 选择控制(地址),D3D2D1D0: 数据输入,3.3组合逻辑电路设计,设计步骤：,（1）根据设计要求，列出真值表；,（2）由真值表写出逻辑函数表达式；,（3）化简逻辑函数表达式；,（4）画出逻辑图。,【例1】,设计一三人表决电路。设计要求：多数赞成通过，反之不通过。并用与非门实现该电路。,1.设定变量：用A、B、C和Y分别表示输入和输出信号；,2.列真值表：,3.写逻辑

5、函数表达式并化简：,=AB+AC+BC,4. 画出逻辑图：,【分析】正常工作状态下，任何时刻点亮的只能是红、黄、绿中的一种。当出现其他五种点亮状态时，电路发生故障，要求电路发出故障信号，以提醒维护人员前去修理。,【例2】设计一个交通信号灯工作状态检测电路。,（2）写出逻辑函数表达式；,（3）化简逻辑函数表达式；,(1)根据设计要求，列出真值表；,逻辑图之一（与或式）,（4）画出逻辑图。,（4）画出逻辑图。,逻辑图之二：（与非式）,逻辑图之三：（与或非式）,（4）画出逻辑图。,【课堂练习1】 交通灯故障监测逻辑电路的设计。,【课堂练习2 】 旅客列车分动车组、特快、直快和普快，并依次为优先通行次

6、序。假设西安火车站同一时间只能有一趟列车开出，即给出一个开车信号，试画出满足上述要求的逻辑电路。,【例题3】设计一个血型配对指示器。输血时供血者和受血者的血型配对情况如图所示，即（1）同一血型之间可以相互输血；（2）AB型受血者可以接受任何血型的输出；（3）O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求时绿指示灯亮，否则红指示灯亮。,XY00A型 MN00A型 01B型 01B型 10AB型 10AB型 11O型 11O型,解：（1）根据逻辑要求设定输入、输出变量。,用变量XY表示供血者代码。MN表示受血者代码。代码设定如下,设F1表示绿灯，F2表示红灯，依题意，可

7、列出逻辑真值表。,（2）列出真值表,（3）写出逻辑函数表达式,F2m（1,3,4,7,8,9,11）,F1m（0,2,5,6,10,12,13,14,15）,（4）化简逻辑函数表达式,（4）化简逻辑函数表达式,F1m（0,2,5,6,10,12,13,14,15）,又F2m（1,3,4,7,8,9,11）,由此得到：,再将上式转化为与非表达式为：,设输入既有原变量又有反变量,（5）画逻辑电路图,3.4 常用组合逻辑功能器件,重点：对功能表的理解及中规模集成电路应用方法,常用的组合逻辑电路： 编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶效验器、发生器等。,1 . 编码器的定义

8、及功能,编码：将具有特定含义的信息编成相应二进制代码的过程。,编码器,数字或控制信号,二进制码,编码器：能实现编码功能的电路称为编码器。,2.分类,二进制编码器,二十进制编码器,优先编码器,3.4.1 编码器,输出代码为二进制码,输出代码为BCD码（4位）,对编码的顺序有特殊规定,1. 二进制编码器,将输入信号转变成二进制代码的电路。,2n个,n位,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足: 2n N,(1) 分析要求： 输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,【例】设计一个编码器，满足以

9、下要求： (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,【解】,(2) 列编码表：,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 画出逻辑图,将十进制数 09 编成二进制代码的电路,2. 二 十进制编码器,表示十进制数,将十进制的十个数 0，1，2，9 编成二进制代码的电路称二十进制编码器，这种二十进制代码称BCD 码。,列编码表： 四位二进制代码可以表示

10、十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,（1）8421BCD码编码表,（2）写出逻辑式并化成 “与非”门,十键8421码编码器的逻辑图,（3）画出逻辑图,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。而对其它优先级别低的信号不予理睬。,3. 优先编码器,优先编码器是考虑输入信号的优先级别的编码器。 常用的优先编码器为CT74LS147,其编码表如下:,74LS4147 编码器功能表,例: 74LS147集成优先编码器(10线-4线),74LS147引脚图,低电平 有效,74LS147,集成优先编码器74148（8

11、线-3线）,I0I7为编码申请输入端,A0A2为编码输出端,Cs为优先编码工作状态标志,EO为输出使能端，,Cs、Eo主要用于级联和扩展。,集成优先编码器74148（8线-3线）,（1） 输入和输出均是低电平有效。,（2）当 EI = 1 时，电路禁止编码，,Eo = Cs = 1。,（3） 当 EI = 0 时，电路允许编码。,（4） I7优先级别最高，I0优先级别最低。,例3.5 试用两片74LS148接成16线-4线优先编码器，逻辑电路图如图3.15所示，分析其电路特点。,1 译码器的定义及功能,译码：对具有特定含义的二进制码进行识别，并转换为相应控制信号的过程。,译码器的分类,二进制译

12、码器 二-十进制译码器 七段数码显示译码器,特定信号,二进制代码,编码,译码,译码器：能实现译码功能的电路称为译码器。,3.4.2 译码器和数字显示,2.二进制译码器,2位 4线译码器 型号: 74LS139 3位 8线译码器 型号: 74LS138 4位 16线译码器 型号: 74LS154,状 态 表,例：设计 三位二进制译码器（输出高电平有效）,写出逻辑表达式,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。,逻辑图,74LS138的引脚图,74138真值表,【例题】试用两片38线译码器74LS138接成416线译码器。,3.

13、译码器的扩展,【课题练习】 试用三片3-8线译码器74LS138接成5-24线译码器。,2-4线译码器,输出低电平有效,(a) 外引线排列图；,74LS139型译码器,【例3】,5片2-4译码器构成4-16译码器。,【例题1】用74138译码器产生逻辑函数:,解：用与非门配合实现,因为,4.用译码器实现组合逻辑函数,【例题2】试用3线8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为,解：首先将给定的逻辑函数化为最小项表达式，,令74LS138的输入A2A、A1B、A0C，则它的输出就是上式中的。,上式表明，只需在74LS138的输出端附加4个与非门，即可得Z1Z4的逻辑

14、电路。,【例题3】求如图所示电路的输出函数,解：,输入输出关系,由输入、输出的关系，可得：,5. 二-十进制显示译码器,译码器,驱动器,显示器,BCD码,将 BCD 码的十组代码译成 0 9 十个对应输出信号的电路，称为二十进制译码器，又称 4 线 10 线译码器。,(1) 七段半导体数码显示器(LED),小数点，需要时才点亮。,（2）LED连接方式,七段数字显示器分为共阴极和共阳极两种。,共阴极接法,共阳极接法,若采用共阳极LED，显示译码器的输出为低电平有效； 若采用共阴极LED，则高电平输出有效。,注意,（3） 七段译码显示器,BCD七段显示译码器74LS48的逻辑图,74LS247型译

15、码器,74LS247 译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3 和七个输出端 。,三个输入控制端：,集成数码管 ：,常用显示译码器,7447(低电平输出有效） 7449(高电平输出有效) 7448(高电平输出有效）,7448的逻辑功能：,7448型译码器,有灭零控制的8位数码显示系统,在整数部分把高位的与低位的相连； 在小数部分将低位的与高位的相连；,整数个位和小数最高位没有用灭零功能。,用7448驱动BS201的连接方法,3.4.3 数据分配器和数据选择器,在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数

16、据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.,又称多路选择器(Multiplexer，简称MUX)或多路开关。,多路输入,一路输出,地址码输入,Y=D1,D1,常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。,数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n,数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。,Demultiplexer，简称DMUX,一路输入,多路输出,地址码输入,Y1

17、 = D,D,1.数据分配器的功能表,Y3 Y2 Y1 Y0,一. 数据分配器,将一个数据分时分送到多个输出端输出。,2.用74138译码器作数据分配器,数据分配输出,数据输入,地址输入,A2A1A0=000,D,0,1,0,1,1,0,1,0,方法一：D的信号反相输出,1,0,1,0,1,0,1,0,地址输入,A2A1A0=000,数据分配输出,数据输入,方法二：D的信号同相输出,二. 数据选择器,1. 四选一数据选择器,输出数据,使能端,数据选择器又称多路转换器或多路开关， （Multiplexer,缩写MUX)。从多路数据中选择其中所需要的一路数据输出。,（1）逻辑图,（2）逻辑符号,（

18、3）功能表,（4）逻辑表达式,Y=m0D0+m1D1+m2D2+m3D3,2. 双4选1数据选择器74LS153,用途：多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,【例1】,利用一片74153构成一个8选1数据选择器。,数据选择器的扩展,74LS151是一个中规模集成电路的八选一数据选择器。,(1) 74151惯用符号,3. 八选一数据选择器74LS151,(2)74151选择器逻辑电路图,输出,数据输入,选择输入,与或门,使能,(3) 74151数据选择器真值表,Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7,（4）逻辑表达式,4.数据选择

19、器的应用,主要用作函数发生器实现某种逻辑函数的功能部件。,【例题1】用八选一数据选择器74151实现三变量函数.,解：先将原始函数转换成标准与或式,令地址输入端A2A，A1B，A0C，则,用74151实现三变量函数,D0D1D3D5D6D71，D2D40,【题1】,利用选择器实现逻辑函数 Y（A,B,C）=（1,2,4,6,7）,【课题练习】,Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7,比较可得： D0D3=D50 D1D2D4D6D71 画出电路图,【例题2】用74151实现一个四变量函数 F（A，B，C，D）m（0,2,7,8,13）,解：,令 A2

20、B，A1C，A0D，则有：,D1D3D4D60,令后3位变量BCD为地址码，第1位A视为数据，则,用74151实现四变量函数,方法二：令前3位变量ABC为地址码，最后1位D视为数据。则,【例题3】分别用8选1数据选择器74151和16选1数据选择器74150实现以下函数： F（A，B，C，D）ABCD,F1m3Am4Am5Am61m7,方法一：用8选1数据选择器74151实现。,令D3D71，D4D5D6A D0D1D20,F1m3Am4Am5Am61m7,方法一：用8选1数据选择器实现。,或者令前3位变量ABC为地址码，最后1位D视为数据。则,令D1D3D5D，D6D71 D0D2D40,方

21、法二：用16选1数据选择器74150实现,令D3D7D11D12D13D14D151 D0D1D2D4D5D6D8D9D100,则电路连接图,【题2】用八选一数据选择器74151实现逻辑函数 F（A，B，C，D）（0 ，2， 7， 8， 13）,解法1 将A作为数据输入，而B，C，D作为选择地址输入变量，,Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7,【课题练习】,画出电路图,解法2 将D作为数据输入，而A，B，C作为地址选择输入变量，,【例2】,数据同比较器,【例3】,分析下面组合逻辑电路的逻辑功能,比较结果： 若A=B， 则Y=0， 反之，Y=1。,只

22、能比较两个二进制数是否相同，而不能比较其大小。,3.4.4 加法器,一、加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,（1）半加器逻辑状态表,（2）逻辑表达式,（3）逻辑图,1.半加器,半加：实现两个一位二进制数相加，不考虑低位的进位。,（4）逻辑符号：,半加器：,(1) 列逻辑状态表,2. 全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,(1) 列逻辑状态表,(2) 写出逻辑式,半加器构成的全加器,1,Bi,Ai,Ci-1,Si,Ci,CO,（3）逻辑图,（4）逻辑符号：,全加器,3. 加法器,加法器：将n位全加器相连组成了n位加法器。

23、,（1）串行加法器：,特点：逻辑电路简单，但运算速度慢,进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进位来提供. 称”快速加法器”,特点：各进位信号由输入组合直接产生，电路复杂， 但速度快。,（2）超前进位全加器,其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。,向高位进位数Ci有下列的逻辑表达式存在：,上式称为超前进位表达式。,（2）超前进位全加器,可见当Ai、Bi均为“1”；或Ai、Bi中有一个为“1”，且低位有进位产生，满足进位条件。,CiAiBi（Ai +Bi）Ci-1,令 GiAiBi 称为进位产生函数 PiAi + Bi 称为进位传递函

24、数,SN74283-四位超前进位全加器。,4.集成全加器 74LS283,74LS283的引脚图,74LS283的逻辑符号,5. 全加器的应用,【例1】用四位加法器构成一位8421BCD码的加法电路。,修正和数的条件为：,5. 全加器的应用,【解】利用“加补”的概念，即可将减法用加法来实现， 下图即为全加器完成减法功能的电路。,图 全加器实现二进制减法电路,【例题2】试用全加器构成二进制减法器。,【例题3】试用全加器完成二进制的乘法功能。,解：以两个二进制数相乘为例。乘法算式如下：,图 利用全加器实现二进制的乘法,解：由于 8421BCD码加 0011 即为余 3 代码，所以其转换电路就是一个

25、加法电路，如图 所示。,【例题4】试采用四位全加器完成 8421BCD码到余 3 代码的转换。,【课题练习】利用四位集成加法器 74LS283实现将余3码转换为8421BCD码的逻辑电路。,二、 减法电路,二进制数的减法运算通常是用补码的加法运算替代。,（1） 原码表示法,自然二进制码称为原码，它不包含二进制数的正负号，属于无符号数。,最高位为符号位：设正数的符号为0，负数的为1。,例如：两个数 +3 和3 分别用二进制数A、B表示， 即：A = +0011， B = -0011,则可写为 +0011原 = 00011； -0011 原 = 10011,1. 二进制减法运算,（2） 补码表示法

26、,正二进制数的补码与其原码相同； 负二进制数的补码与其原码的关系如式,N补2nN原,其中n为N的位数，,例如 ：（-13）D（-1101）B 其补码为： 1101补 24 1101 0011 加上符号位后得 - 1101 补 10011,负数求补码：保持原码的符号位不变，对原码的绝对值求反，然后在反码的末位加。,规定正数的补码与其原码相同。,例1 设 A= 0101 B = 0001,变补法相加,0101 1111 0100,0101 0001 0100,1,例2 设 A= 0001 B = 0101,变补法相加,0001 1011 1100,0101 0001,AB=（BA）0100,010

27、0,1100的补码为0100,（3） 用补码完成减法运算,减法运算可以用补码加法完成： AB A +（- B ） 。,4）当符号位为1时，结果为负数，应该对补码（运算 结果）再次求补得到原码。,利用补码加法运算时应该注意：,1）补码运算时，符号位被看成一位数码，参与运算。,2）两补码相加如有溢出，则舍去。,3）当符号位为0时，运算结果为正数，补码即为原码。,4.原码输出二进制减法电路,二. 减法电路,实现减法运算可有两种途径,直接减法电路实现 变补相加法,2.半减器,半加器真值表,表达式,电路图,A B,3. 全减器,全减器真值表,Ai Bi Vi-1 Di Vi,0 0 0 0 0 0 0

28、1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1,表达式,Bi V i-1,Ai,Di,1,1,1,1,Ai Bi V i-1,Bi V i-1,Ai,1,1,1,1,Vi,AiBi +AiV i-1BiVi-1,Di,Ai Bi V i-1,Vi,AiBi +AiV i-1BiVi-1,由表达式作电路图（自己作图）,3.4.5 数值比较器,数值比较是对两数的大小进行比较，给出比较结果。结果可能有AB、AB、AB三种情况。,数据比较器（Comparator）是一个将两个n位二进制A、B进行并行比较，以判别其大小的

29、逻辑电路。,两数相比，高位的比较结果起着决定的作用，即高位不等便可确定两数的大小，高位相等再进行低一位的比较，所有位相等才表示相等。,所以，n位二进制数的比较过程是从高位到低位逐位进行的。,1、一位数值比较器,(1)定义：用来比较两个一位二进制数大小的电路。,(2)真值表：,(4)逻辑图：,(3)逻辑表达式：,符号,新标准符号,两个一位二进制比较器,(5)逻辑符号：,设A=A3A2A1A0 B=B3B2B1B0,比较规则：从最高位开始，向低位进行,A3B3 A3B3 A3=B3,AB,AB,A2B2 A2B2 A2=B2,AB,AB,A1B1 A1B1 A1=B1,AB,AB,A0B0 A0B

30、0 A0=B0,AB,AB,A=B,2、多位数值比较器（4位）,2、四位数值比较器,比较规则：从最高位开始，向低位进行,集成化四位数值比较器7485,3.集成数值比较器,4. 集成比较器HC85,HC85惯用符号,串行输入,【例】应用四位数值比较器74LS58比较两个6位二进制整数的大小。,5. 比较器的级联,【课题练习】应用74LS58比较两个10位（1K）二进制整数的大小。,【例】用两片7485构成七位数值比较器。,分段比较：先比较高三位， 若A6 A5 A4 =B6 B5 B4， 再比较低四位。,七位数码输入,【例】用7485构成五位数值比较器,(1) 串联方式扩展。将低位芯片的输出端FAB, FAB, AB和A=B。这样，当高四位都相等时，就可由低四位来决定两数的大小。,图 四位比较器扩展为八位比较器,3. 集成比较器功能的扩展,