《数字电路第五章锁存器和触发器精品文稿.ppt》由会员分享，可在线阅读，更多相关《数字电路第五章锁存器和触发器精品文稿.ppt（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路第五章锁存器和触发器第1页，本讲稿共56页2、锁存器与触发器、锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行保持。一两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。个锁存器或触发器能存储一位二进制码。不同点：不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储电存储电路，在特定输入脉冲电平作用下改路，在特定输入脉冲电平作用下改变状态。变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电路，在的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改时钟脉冲的上升沿或下降沿的变化瞬间改变状态。变状态。CP CP
2、 第2页，本讲稿共56页教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能3、正确理解锁存器、触发器的动态特性第3页，本讲稿共56页1 1、时序逻辑电路与锁存器、触发器：、时序逻辑电路与锁存器、触发器：时序逻辑电路时序逻辑电路:概述概述锁存器和触发器锁存器和触发器是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。结构特征结构特征:由组合逻辑电路和存储电路组成由组合逻辑电路和存储电路组成,电路中存在反馈。电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与时序逻辑电路的工作特点
3、是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。该当前的输入信号有关，而且与此前电路的状态有关。第4页，本讲稿共56页5.1 双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念5.1.2 双稳态存储单元电路双稳态存储单元电路第5页，本讲稿共56页2、锁存器与触发器、锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行保持。两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。一个锁存器或触发器能存储一位二进制码。不同点：不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储电路，存储电路，在特定输入
4、脉冲电平作用下改变状在特定输入脉冲电平作用下改变状态。态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电路，的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。间改变状态。CP CP 第6页，本讲稿共56页5.1 双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念第7页，本讲稿共56页反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1.电路结构电路结构 第8页，本讲稿共56页2、数字逻辑分析、数字逻辑分析电路具有记忆电路具有记忆1 1位
5、二进制数据的功能。位二进制数据的功能。如如 Q=1如如 Q=01001101100第9页，本讲稿共56页3.模拟特性分析模拟特性分析 I1=O2 O1=I2图中两个非门的传输特性图中两个非门的传输特性第10页，本讲稿共56页5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.1 D 锁存器锁存器第11页，本讲稿共56页5.2.1 SR 锁存器锁存器5.2 锁存器锁存器1.1.基本基本SR锁存器锁存器初态：初态：R、S信号作用前信号作用前Q端的状端的状态，态，初态初态用用Q n表示。表示。次态：次态：R、S信号作用后信号作用后Q端的端的状态状态次态次态用用Q n+1表示。表示。第12页，本
6、讲稿共56页1)工作原理工作原理R=0、S=0状态不变状态不变0 00 0若初态若初态 Q n=11 10 01 1若初态若初态 Q n=00 01 10 00 00 0第13页，本讲稿共56页无论初态无论初态Q n为为0或或1，锁存器的次态为为，锁存器的次态为为1态。态。信号消失后新的信号消失后新的状态将被记忆下来。状态将被记忆下来。0 01 1若若初态初态 Q n=11 10 01 1若初态若初态 Q n=00 01 10 00 01 10 0R=0、S=1置置1第14页，本讲稿共56页无论初态无论初态Q n为为0或或1，锁存器的次态为，锁存器的次态为0态。态。信号消失后新的状态信号消失后
7、新的状态将被记忆下来。将被记忆下来。1 10 0若若初态初态 Q n=11 11 10 0若初态若初态 Q n=01 10 00 01 10 01 1R=1、S=0置置0第15页，本讲稿共56页1 11 10 00 0S=1、R=1无论初态无论初态Q n为为0或或1，触发器的次态，触发器的次态 、都为都为0 。状态不确定状态不确定约束条件约束条件:SR=0当当S、R 同时回到同时回到0时，由于两个与非门的时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定延迟时间无法确定，使得触发器最终稳定状态也不能确定。状态也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态第1
8、6页，本讲稿共56页3）工作波形工作波形第17页，本讲稿共56页4 4）用与非门构成的基本）用与非门构成的基本SR锁存器锁存器、c.国标逻辑符号国标逻辑符号a.电路图电路图b.b.功能表功能表 不定不定10010100101不变不变1 11不变不变Q约束条件约束条件:S+R=0第18页，本讲稿共56页 例例 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。第19页，本讲稿共56页第20页，本讲稿共56页2.逻辑门控逻辑门控SR锁存器锁存器 电路结构电路结构 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使能信号控制门电路使能信号控制门电
9、路第21页，本讲稿共56页2、工作原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=E=1：E=0：状态发生变化。状态发生变化。状态不变状态不变Q3=S Q4=R第22页，本讲稿共56页的波形。的波形。逻辑门控逻辑门控SR锁存器的锁存器的E、S、R的波形如下图虚线上边所示，的波形如下图虚线上边所示，锁存器的原始状态为锁存器的原始状态为Q=0，试画出试画出Q3、Q4、Q和和Q第23页，本讲稿共56页5.2.2 D 锁存器锁存器1.逻辑门控逻辑门控D锁存器锁存器国标逻辑符号国标逻辑符号逻辑电路图逻辑电路图第24页，本讲稿共5
10、6页=SS=0 R=1D=0Q=0D=1Q=1E=0不变不变E=1=DS=1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ逻辑逻辑功能功能第25页，本讲稿共56页2.传输门控传输门控D锁存器锁存器 (c)E=0时时(b)E=1时时(a)电路结构电路结构TG2导通，导通，TG1断开断开 TG1导通，导通，TG2断开断开Q=DQ 不变不变第26页，本讲稿共56页(c)工作波形工作波形第27页，本讲稿共56页3.D锁存器的动态特性锁存器的动态特性定时图定时图:表示电路动作过程中，对各输入信号的表示电路动作过程中，对各输入信号的时间要求以及
11、输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。第28页，本讲稿共56页74HC/HCT373 八八D锁存器锁存器4.典型集成电路典型集成电路第29页，本讲稿共56页74HC/HCT373的功能表的功能表工作模式输 入内部锁存器状 态输 出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H高阻H高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。第30页，本讲稿共56页5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.3.1 主从触发器主从触发器5.3
12、.2 维持阻塞触发器维持阻塞触发器*5.3.3 利用传输延时的触发器利用传输延时的触发器5.3.4 触发器的动态特性触发器的动态特性第31页，本讲稿共56页5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理1.锁存器与触发器锁存器与触发器锁存器在锁存器在E的高的高(低低)电平期间电平期间对信号敏感对信号敏感触发器在触发器在CP的上升沿的上升沿(下降沿下降沿)对对信号敏感信号敏感在在VerilogHDL中对中对锁存器与锁存器与触发器的描述语句是不同的触发器的描述语句是不同的第32页，本讲稿共56页5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理主锁存器与从锁存器结构相主锁存
13、器与从锁存器结构相同同1.电路结构电路结构5.3.1 主从触发器主从触发器TG1和和TG4的工作状态相同的工作状态相同TG2和和TG3的工作状态相同的工作状态相同第33页，本讲稿共56页2.由传输门组成的CMOS边沿D触发器 工作原理：工作原理：TG1导通，导通，TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。(1)CP=0时时:=1，C=0，Q 跟随跟随D端的状态变化，使端的状态变化，使Q=D。第34页，本讲稿共56页工作原理：工作原理：(2)CP由由0跳变到跳变到1:=0，C=1，触发
14、器的状态仅仅取决于触发器的状态仅仅取决于CP信号上升沿到达前瞬间的信号上升沿到达前瞬间的D信号信号 TG3导通，导通，TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器主锁存器维持原态不变。维持原态不变。第35页，本讲稿共56页。2.典型集成电路典型集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图第36页，本讲稿共56页 74HC/HCT74的功能表的功能表LHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP输输 出出输输 入入国标逻辑符号国标逻辑符号74H
15、C/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D功能功能触发器触发器第37页，本讲稿共56页5.3.2 维持阻塞触发器维持阻塞触发器1.1.电路结构与工作原理电路结构与工作原理 C置置0维持线维持线响应输入响应输入D和和CP信号信号根据根据 确定触确定触发器的状态发器的状态 第38页，本讲稿共56页4 CP=00 01 11 1D DD D G1&C P Q1&G2 G3&G5 Q2 Q3 S R Q4 D G6 Q Q&2、工作原理 Qn+1=QnD 信号进入触发器信号进入触发器,为状态刷新作好准备为状态刷新作好准备Q1
16、=DQ4=DD信号存于信号存于Q4第39页，本讲稿共56页4 当当CP 由由0 跳变为跳变为10 01 1D DD D G1&C P Q1&G2 G3&G5 Q2 Q3 S R GQ4 D G6 Q Q&1 10 00 0D DD D在在CP脉冲的上升沿，触法器按此前脉冲的上升沿，触法器按此前的的D信号刷新信号刷新第40页，本讲稿共56页4 当当CP=1在在CP脉冲的上升沿到来瞬间使触发器的状态变化脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响信号不影响 、的状态，的状态，Q的状态不变的状态不变 G1&C P Q1&G2 G3&G5 Q2 Q3 S R GQ4 D GQ Q&1 10 01
17、 1置置1维持线维持线置置0 阻塞线阻塞线1 11 10 00 0第41页，本讲稿共56页2.典型集成电路典型集成电路-74LS74 第42页，本讲稿共56页5.3.4 触发器的动态特性触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间第43页，本讲稿共56页保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q建立时间建立时间tSU
18、：保证与保证与D 相关的电路建立起稳定的状态，使触发器状态相关的电路建立起稳定的状态，使触发器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax ：触发器内部都要完成一系列动作，需要一定的时间：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于延迟，所以对于CP最高工作频率有一个限制。最高工作频率有一个限制。触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端新状态稳定建立上升沿至输出端新状态稳定建立起来的时间起来的时间第44页，本讲稿共56页5.4.1 D
19、 触发器触发器 5.4 触发器的逻辑功能触发器的逻辑功能5.4.2 JK 触发器触发器 5.4.3 SR 触发器触发器 5.4.4 D 触发器功能的转换触发器功能的转换 5.4.2 T 触发器触发器 第45页，本讲稿共56页5.4 触发器的逻辑功能触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号不同逻辑功能的触发器国际逻辑符号D 触发器触发器JK 触发器触发器T 触发器触发器RS 触发器触发器第46页，本讲稿共56页5.4.1 D 触发器触发器 1.特性表特性表 Qn DQn+10000111001112.特性方程特性方程Qn+1=D 3.状态图状态图第47页，本讲稿共56页3.状态转换图 翻
20、 转10011111 置 111010011 置 000011100状态不变01010000 说 明Qn+1QnKJ1.特性表特性表 2.特性方程特性方程5.4.2 JK 触发器触发器 第48页，本讲稿共56页 例例5.4.1 设下降沿触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号的波形信号的波形如图所示试画出输出端如图所示试画出输出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。第49页，本讲稿共56页5.4.3 T触发器触发器 特性方程特性方程状态转换图状态转换图特性表特性表011101110000T逻辑符号逻辑符号 第50页，本讲稿共56页4.T触发器
21、触发器国际逻辑符号国际逻辑符号 特性方程特性方程时钟脉冲每作用一次，触发器翻转一次。时钟脉冲每作用一次，触发器翻转一次。第51页，本讲稿共56页5.4.4 SR 触发器触发器 1.特性表特性表 2.特性方程特性方程3.状态图状态图Qn S RQn+100 0000100101011不确定100110101101111不确定 SR=0（约束条件）（约束条件）第52页，本讲稿共56页5.3.4 D触发器功能的转换触发器功能的转换1.D 触发器构成触发器构成 J K 触发器触发器组合组合电路电路DKJQn+1=D 第53页，本讲稿共56页2.D 触发器构成触发器构成 T 触发器触发器Qn+1=D 组
22、合组合电路电路DT 第54页，本讲稿共56页3.D 触发器构成触发器构成 T 触发器触发器Qn+1=D CPQ二分频二分频第55页，本讲稿共56页锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。升沿或下降沿作用下改变状态。触发器按逻辑功能分类有触发器按逻辑功能分类有D触发器、触发器、JK触发器、触发器、T（T）触发）触发器和器和SR触发器。它们的功能可用特性表、特性方程和状态图来触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。描述。触发器的电路结构与逻辑功能没有必然联系。小小 结结第56页，本讲稿共56页