《数字电路第五章 锁存器 触发器幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电路第五章 锁存器 触发器幻灯片.ppt（62页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路第五章 锁存器 触发器第1页，共62页，编辑于2022年，星期六教学基本要求教学基本要求1、掌握、掌握 各类触发器的功能和电路简化表示。各类触发器的功能和电路简化表示。2、掌握各类触发器的特性方程。、掌握各类触发器的特性方程。3、熟悉各类触发器的电路结构并能分析其熟悉各类触发器的电路结构并能分析其工作原理。工作原理。第第5 5章章 锁存器和触发器锁存器和触发器第2页，共62页，编辑于2022年，星期六第第5 5章章 锁存器和触发器锁存器和触发器5.1 5.1 双稳态存储单元电路双稳态存储单元电路5.1.1 5.1.1 双稳态的概念双稳态的概念1 1、双稳态的物理模型、双稳态的物理模型2
2、 2、稳态和介稳态、稳态和介稳态5.1.2 5.1.2 双稳态存储单元电路双稳态存储单元电路1 1、电路结构、电路结构2 2、逻辑状态分析、逻辑状态分析11G1G2vi1vi2图图5.1.2 5.1.2 双稳态存储单元电路双稳态存储单元电路第3页，共62页，编辑于2022年，星期六11G1G2vi1vi22 2、逻辑状态分析、逻辑状态分析（1 1）若）若 Q=0Q=0，则，则 Q=1Q=1，Q=1Q=1，保证了，保证了 Q=0Q=0。形成了第一种稳态形成了第一种稳态（2 2）若）若 Q=1Q=1，则，则 Q=0Q=0，Q=0Q=0，保证了，保证了 Q=1Q=1。形成了第二种稳态形成了第二种稳态
3、3 3、模拟特性分析、模拟特性分析vo1vi1(vi2)(vo2)d da ae ec cb bvo1vo2有有3 3个交点个交点(平衡点平衡点):M():M(稳态稳态)、N(N(稳态稳态)、P(P(介稳态介稳态)P PM MN N两种稳态之一一旦出现，两种稳态之一一旦出现，都可长期保持，固称为都可长期保持，固称为双稳态电路。双稳态电路。G1传输特性G2传输特性第4页，共62页，编辑于2022年，星期六5.2 5.2 锁存器锁存器锁存器锁存器:是一种对脉冲电平敏感的存储单元电路是一种对脉冲电平敏感的存储单元电路（2）逻辑符号）逻辑符号G1G2QQSR11触发器触发器:是一种对脉冲边沿敏感的存储
4、电路是一种对脉冲边沿敏感的存储电路5.2.15.2.1 SR SR锁存器锁存器QRSQ1 1、基本、基本SRSR锁存器锁存器（1 1）电路）电路（3 3）由图得逻辑表达式）由图得逻辑表达式Q=R+QQ=R+QQ=S+QQ=S+Q第5页，共62页，编辑于2022年，星期六SRQQ锁存器状态00不变不变保持01010101011100不确定（3 3）逻辑表达式）逻辑表达式（4 4）功能表（表）功能表（表5.2.15.2.1）Q=R+QQ=R+QQ=S+QQ=S+Q 可见：正常工作时，输入信号要满足可见：正常工作时，输入信号要满足SR=0SR=0的的约束条件约束条件，即即S=R=1S=R=1是不允许
5、的是不允许的。基本的基本的SRSR锁存器具有锁存器具有保持、置保持、置0 0、置、置1 1功能。功能。第6页，共62页，编辑于2022年，星期六保持第7页，共62页，编辑于2022年，星期六例例5.2.1 5.2.1 图图5.2.15.2.1（a a）中基本）中基本RSRS锁存器的锁存器的S S、R R端的输入波形端的输入波形如图如图5.2.35.2.3虚线上边所示，试画出虚线上边所示，试画出Q Q和和 Q Q 的波形。的波形。第8页，共62页，编辑于2022年，星期六第9页，共62页，编辑于2022年，星期六 电路结构电路结构（5a5a）用与非门组成的基本）用与非门组成的基本SRSR锁存器锁
6、存器G1&G2 逻辑符号逻辑符号SRQQS SR R功能表功能表 可见：输入可见：输入SRSR为为0000时，时，锁存器处于不确定态；锁存器处于不确定态；约束条件为：约束条件为：或或 SR=11 10 01 10 0不变不变不变不变1 11 11 11 10 00 00 01 10 01 1Q QQ QS SR R逻辑表达式逻辑表达式Q=SQ Q=RQ第10页，共62页，编辑于2022年，星期六逻辑表达式逻辑表达式 电路结构电路结构（5b5b）用与非门组成的基本）用与非门组成的基本SRSR锁存器锁存器 逻辑符号逻辑符号SRQQS SR R功能表功能表1 10 01 10 0不变不变不变不变1
7、11 11 11 10 00 00 01 10 01 1Q QQ QS SR R 可见：输入可见：输入 为为0,00,0时，锁存器处于时，锁存器处于不确定态；约束条件不确定态；约束条件为：为：或或 SR=1第11页，共62页，编辑于2022年，星期六 例例5.2.2 5.2.2 运用基本运用基本RSRS锁存器，消除机械开关触点抖动引起的脉冲输出。锁存器，消除机械开关触点抖动引起的脉冲输出。（a）开关在）开关在t0时断开，时断开，t1时接通；时接通；（b）实际输出波形）实际输出波形第12页，共62页，编辑于2022年，星期六 例例5.2.2 5.2.2 运用基本运用基本RSRS锁存器，消除机械开
8、关触点抖动引起的脉冲输出。锁存器，消除机械开关触点抖动引起的脉冲输出。（a）电路）电路（b）波形图）波形图S离开B时S打到A时第13页，共62页，编辑于2022年，星期六2 2、逻辑门控、逻辑门控SRSR锁存器锁存器（1 1）电路结构及逻辑符号）电路结构及逻辑符号&11&G1G4G3G2Q3Q4QQRSEE E为控制信号，一般为时钟脉冲。为控制信号，一般为时钟脉冲。（b b）逻辑符号）逻辑符号（a a）电路结构）电路结构Q1R1SC1QESR（2 2）电路的工作原理）电路的工作原理当当E=0E=0时，锁存器状态不受时，锁存器状态不受SRSR影响；影响；E=1E=1时，锁存器状态由时，锁存器状态
9、由SRSR决定。决定。逻辑符号中逻辑符号中1R1R、1S1S受受C1C1控制，约束条件仍为：控制，约束条件仍为：SR=0SR=0。第14页，共62页，编辑于2022年，星期六QQ4例例5.2.3 5.2.3 逻辑门控逻辑门控SRSR锁存器的锁存器的E E，S S，R R的波形如图的波形如图所示，锁存器的原始状态为所示，锁存器的原始状态为Q=0Q=0，Q=1Q=1，试画出：，试画出：Q Q3 3,Q,Q4 4，Q Q和和Q Q的波形的波形。&11&G1G4G3G2Q3Q4QQRSEQ3ESR该电路很少直接应用，但是该电路很少直接应用，但是重要的基本单元电路重要的基本单元电路第15页，共62页，编
10、辑于2022年，星期六5.2.25.2.2 D D锁存器锁存器Q1DC1QED（1 1）电路结构）电路结构(图图5.2.105.2.10）（2 2）逻辑符号）逻辑符号（3 3）功能表）功能表0 01 1不变不变Q Q1 10 0D D置置1 1置置0 0保持保持功能功能1 10 0不变不变Q Q1 11 10 0E E1 1、逻辑门控、逻辑门控D D锁存器锁存器&11&G1G4G3G2Q3Q4QQRSEDG51第16页，共62页，编辑于2022年，星期六2 2、传输门控、传输门控D D锁存器锁存器（1 1）逻辑电路）逻辑电路(图图5.2.115.2.11）11ECCG3G41G1G2DCCCC
11、1TGTGTG1TG2（2 2）工作原理）工作原理1G1G2D1TG2TG11G1G2D1TG2TG1当当E=1E=1时时，TGTG1 1导通，导通，TGTG2 2断开，断开，Q=DQ=D；当当E=0E=0时时，TGTG1 1断开，断开，TGTG2 2导通，导通，D D被封锁，被封锁，Q Q保持保持，为双稳。，为双稳。第17页，共62页，编辑于2022年，星期六11ECCG3G41G1G2DCCCC1TGTGTG1TG2当当E=1E=1时时，Q=DQ=D；当当E=0E=0时时，Q Q保持保持。例例5.2.4 5.2.4 图图5.2.115.2.11（a a）电路的输电路的输入信号入信号D D、
12、E E的波形如图的波形如图所示，试画出所示，试画出Q Q和和Q Q的波的波形形。解：由前分析解：由前分析知道：知道：据此可画出据此可画出Q Q和和Q Q的波形的波形第18页，共62页，编辑于2022年，星期六3 3、D D锁存器的动态特性锁存器的动态特性（1 1）定时图）定时图建立时间建立时间t tSUSU:表示表示D D信号对信号对E E下降沿的最少时间提前量。下降沿的最少时间提前量。EQtDtWtPLHtHtPHL（）说明（）说明保持时间保持时间t tH H:表示表示D D信号在信号在E E电平下降后需要保持的最少时间。电平下降后需要保持的最少时间。脉冲宽度脉冲宽度t tW W:表示保证表
13、示保证D D信号正确传送对信号正确传送对E E信号最小宽度的要求。信号最小宽度的要求。传输延迟时间传输延迟时间t tPLH PLH 和和t tPLHPLH:表示表示D D、E E信号作用后信号作用后Q Q（或（或Q Q）响应）响应 的最大延迟时间。的最大延迟时间。第19页，共62页，编辑于2022年，星期六4 4、典型集成电路、典型集成电路中规模集成中规模集成CMOSCMOS八八D D锁存器锁存器(74HC/HCT373)(74HC/HCT373)传输门控D锁存器第20页，共62页，编辑于2022年，星期六表表5.2.4 74HC/HCT373的功能表的功能表高阻高阻H 锁存和禁止输出锁存和禁
14、止输出LHLH L L L L L H锁存和读锁存器锁存和读锁存器LHLHL H LL H H使能和读锁存器使能和读锁存器（传送模式）（传送模式）QNDNLEOE输出输出内部锁存内部锁存器状态器状态输入输入工作模式工作模式注：注：DN和和QN的下标表示第位锁存器。的下标表示第位锁存器。L和和H表示门表示门控电平控电平LE由高变低之前瞬间由高变低之前瞬间DN的电平。的电平。第21页，共62页，编辑于2022年，星期六5.3 5.3 触发器触发器 D锁存器在锁存器在E=1期间更新状态，期间更新状态，此期间输出随输入变化。此期间输出随输入变化。ECPCP有上升沿触发有上升沿触发下降沿触发下降沿触发C
15、PCP 在时钟脉冲边沿作用下的状在时钟脉冲边沿作用下的状态刷新称为态刷新称为触发触发；具有这种特性；具有这种特性的存储单元电路称为的存储单元电路称为触发器触发器.触发器主要有三种：触发器主要有三种：主从触发器主从触发器维持阻塞触发器维持阻塞触发器传输延迟触发器传输延迟触发器第22页，共62页，编辑于2022年，星期六5.3.1 5.3.1 主从触发器主从触发器 主从触发器由两级锁存器构成，其中一级接收输入信号，其状态直接主从触发器由两级锁存器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主锁存器由输入信号决定，称为主锁存器 还有一级的输入与主锁存器的输出连接，其状态由主锁存器的状还
16、有一级的输入与主锁存器的输出连接，其状态由主锁存器的状态决定，称为态决定，称为 从锁存器从锁存器。1、电路组成组成1G3G4CCCC1TGTGTG3TG41G1G2DCCCC1TGTGTG1TG2主锁存器主锁存器从锁存器从锁存器1CPCCG3G4第23页，共62页，编辑于2022年，星期六2 2、工作原理、工作原理 当当CP=0CP=0时时，TGTG1 1导通，导通，TGTG2 2断开，信号进入主锁存器，断开，信号进入主锁存器，Q Q=D=D；同时同时TGTG3 3断开，断开，TGTG4 4导通，导通，从锁存器维持，从锁存器维持，Q Q不变不变。当当CPCP从从0 0跳到跳到1 1时时，TGT
17、G1 1断开，断开了断开，断开了D D与主锁存器的联系；与主锁存器的联系；同时同时TGTG2 2导通，导通，主锁存器保持主锁存器保持。这时。这时TGTG3 3导通，导通，TGTG4 4断开，将断开，将Q Q传传到到Q Q端端,使使Q=DQ=D 。1G3G4CCCC1TGTGTG3TG41G1G2DCCCC1TGTGTG1TG2主锁存器主锁存器从锁存器从锁存器1CPCCG3G4第24页，共62页，编辑于2022年，星期六2 2、工作原理、工作原理 当当CP=0CP=0时时，TGTG1 1导通，导通，TGTG2 2断开，信号进入主锁存器，断开，信号进入主锁存器，Q Q=D=D；同同时时TGTG3
18、3断开，断开，TGTG4 4导通，导通，从锁存器维持，从锁存器维持，Q Q不变不变。当当CPCP从从0 0跳到跳到1 1时时，TGTG1 1断开，断开了断开，断开了D D与主锁存器的联系；与主锁存器的联系；同时同时TGTG2 2导通，导通，主锁存器保持主锁存器保持。这时。这时TGTG3 3导通，导通，TGTG4 4断开，将断开，将Q Q传到传到Q Q端端,使使Q=DQ=D 。3 3、D D触发器的特性方程触发器的特性方程（CPCP上升沿有效上升沿有效）可见，可见，从锁存器从锁存器在工作中总是跟随在工作中总是跟随主锁存器主锁存器的的状态变化，因之称为状态变化，因之称为“主从主从”触发器。而功能上
19、属于脉触发器。而功能上属于脉冲边沿作用引起状态刷新，固称为冲边沿作用引起状态刷新，固称为D D触发器触发器。如以如以Q Qn+1n+1表示表示CPCP信号上升沿到达后触发器的状态，则有：信号上升沿到达后触发器的状态，则有：称为称为D D触发器的特性方程。触发器的特性方程。第25页，共62页，编辑于2022年，星期六4 4、典型集成电路、典型集成电路（3 3）逻）逻 辑符号辑符号（2 2）原理（）原理（74HC/HCT74)74HC/HCT74)（1 1）内部电路（）内部电路（74HC/HCT74)74HC/HCT74)1G1G2DCCCCTGTGTG1TG211111G3G4CCCCTGTGT
20、G3TG411111CPCCG3G4S SD D置位端，置位端，R RD D复位端，有优复位端，有优先权；先权；非号非号是低电平有效。是低电平有效。当当CPCP上升沿有效。上升沿有效。第26页，共62页，编辑于2022年，星期六（4 4）74HC/HCT7474HC/HCT74的功能表的功能表1 10 0D D1 10 01 10 01 1Q Qn+1n+1Q Qn+1n+1CPCPR RD DS SD D0 01 11 11 10 01 11 10 00 01 11 11 10 01 10 0输出输入表表5.3.1 74HC/HCT7474HC/HCT74的功能表的功能表约束：约束：第27页
21、，共62页，编辑于2022年，星期六5.3.2 5.3.2 维持阻塞维持阻塞触发器触发器1 1、电路组成、电路组成CPD&G5G6QQ&G1G2Q1&G3G4Q2Q3Q4置置1维持线维持线置置0阻塞线阻塞线置置1阻塞、置阻塞、置0维持线维持线2 2、工作原理、工作原理 (2)CP(2)CP由由0 0到到1 1后瞬间，后瞬间，G G2 2G G3 3打开，打开，Q Q2 2Q Q3 3 由由G G1 1G G4 4输输出状态决定，出状态决定，Q Qn+1n+1=D=D。(3)CP=1(3)CP=1期间，触发器状态不期间，触发器状态不受受D D的影响。的影响。当当Q=1Q=1时时Q Q2 2=0=
22、0，将，将G G1 1封锁，维持封锁，维持Q Q2 2=0=0，从而维持，从而维持Q=1Q=1，称，称置置1 1维持线维持线；将将G G3 3封锁，封锁，Q Q3 3=1=1也不会变，从而阻塞了也不会变，从而阻塞了D D输入的置输入的置0 0信号，称信号，称置置0 0阻塞线阻塞线。当当Q=0Q=0时时Q Q3 3=0=0，将，将G G4 4封锁，既而阻塞了封锁，既而阻塞了D=1D=1信信号，号，Q Q4 4=1=1与与CP=1CP=1、Q Q2 2=1=1维持维持Q Q3 3=0=0称称置置1 1阻塞、置阻塞、置0 0维持线维持线。(1)CP=0(1)CP=0时，时，G G2 2G G3 3被
23、封锁，输出被封锁，输出Q Q状态状态不变。不变。Q Q2 2Q Q3 3使使G G1 1G G4 4打打开，开，Q Q4 4=D,Q=D,Q1 1=D=D。第28页，共62页，编辑于2022年，星期六（1）CP=0时，触发器的状态不变。可接收信时，触发器的状态不变。可接收信 号号D。（2）当）当CP由由0变变1时触发器翻转。时触发器翻转。Qn+1=D。（3）触发器翻转后，在）触发器翻转后，在CP=1时输入信号被封时输入信号被封锁。触发器的状态不变。锁。触发器的状态不变。该触发器是该触发器是在在CP正跳沿前接受输入信号正跳沿前接受输入信号，正跳正跳沿时触发器翻转沿时触发器翻转，正跳沿后输入即被封
24、锁正跳沿后输入即被封锁，三，三步都是在正跳沿前后完成步都是在正跳沿前后完成.工作原理归纳工作原理归纳第29页，共62页，编辑于2022年，星期六3 3、典型集成电路、典型集成电路 74LS7474LS74、74F7474F74（TTLTTL集成）集成）CPD&G5G6QQ&G1G2Q1&G3G4Q2Q3Q4SDRD右图为右图为74F7474F74电电路，是路，是在图在图5.3.5的基础上的基础上增加直接置增加直接置1端和直接置端和直接置0端构成。端构成。直接置1端直接置0端第30页，共62页，编辑于2022年，星期六5.3.3 5.3.3 利用传输延迟的触发器利用传输延迟的触发器1 1、逻辑电
25、路、逻辑电路2 2、逻辑符号、逻辑符号G12G11G13G4G3G23G22G21&QQ11CPJKSRJKJK触发器触发器1J1KCPC1QQJK第31页，共62页，编辑于2022年，星期六3 3、工作原理、工作原理触发器状态不变，处于稳态。触发器状态不变，处于稳态。G12G11G13G4G3G23G22G21&QQ11CPJKSR011000000 G13、G23打开打开，Q状态不变。状态不变。设触发器的前状态为设触发器的前状态为Qn，由图可得，由图可得 (1)CP=0时，封锁时，封锁G12、G22、G3、G4，JK被锁；被锁；(2)CP由由0变变1后瞬间，后瞬间，G12、G22抢先打开，
26、抢先打开，G11、G21仍锁定，输出不变。延迟一段时间，仍锁定，输出不变。延迟一段时间，J、K经经G3、G4 起作用。起作用。触发触发器状器状态不态不变变第32页，共62页，编辑于2022年，星期六同时：同时：可见：无论可见：无论J、K为何值，若为何值，若Qn=1，则，则S=1；若；若Qn=0，则，则R=1，即，即S、R不可能同时为不可能同时为0。电路已接收了。电路已接收了J、K。S=JQn、R=KQn仍作用于仍作用于G G1313 、G G2323 的输入端。的输入端。在在S，R尚未来得及变化的期尚未来得及变化的期间，由于间，由于G12、G22输出为输出为0，输出，输出的的SR锁存器的输出状
27、态由锁存器的输出状态由S、R确确定定(右图为此时的等效电路右图为此时的等效电路)，触触发器的状态将依发器的状态将依JK转换。转换。随着随着G3、G4延迟的结束，延迟的结束，S=R=1，触发器回到，触发器回到(1)的情况。的情况。(3)CP由由1变变 0后的瞬间，后的瞬间，G12、G22抢先关闭，抢先关闭，G3、G4 两两门的延迟使门的延迟使&QQS=JQnR=KQn第33页，共62页，编辑于2022年，星期六触发后的输出状态为触发后的输出状态为:整理得：整理得：这就是这就是JK触发器触发器的的特性方程特性方程:时钟脉冲时钟脉冲CP取非取非,说明是下降沿触发说明是下降沿触发()由于这种触发器的状
28、态转换由于这种触发器的状态转换发生在时钟脉冲由发生在时钟脉冲由1变变0瞬间，瞬间，为区别下降沿到来前后触发为区别下降沿到来前后触发器的状态，以器的状态，以Qn表示触发器表示触发器现在的状态，以现在的状态，以Qn+1表示触表示触发器下一个状态，则由等发器下一个状态，则由等效图得效图得&QQS=JQnR=KQn第34页，共62页，编辑于2022年，星期六4、典型集成电路、典型集成电路74F74F系列系列TTLTTL电路电路JKJK触发器，见触发器，见 P.222P.222图图 与原理电路相比，改变了门电路的位置与原理电路相比，改变了门电路的位置，增，增加了置位加了置位(置置1)端和复位（置端和复位
29、（置0）端）端74F11274F112芯片含有两个芯片含有两个JK触发器触发器第35页，共62页，编辑于2022年，星期六4、典型集成电路、典型集成电路逻辑符号：逻辑符号：1SD2SD1Q2RD2K1CP1K2J1J2CP1RD2Q2Q1Q1JC11KSR74F112的国标逻辑符号的国标逻辑符号（引脚见右图（引脚见右图5.3.10)图图5.3.10 74F112的国标逻辑符号的国标逻辑符号第36页，共62页，编辑于2022年，星期六HHHHHHLHRDCPH LLJLHLKLHHLHLLHQn+1输出输出HHHHHLSD输入输入Qn+1HHLL表表5.3.2 74F112功能表功能表第37页，
30、共62页，编辑于2022年，星期六5.3.4 5.3.4 触发器的动态特性触发器的动态特性 动态特性动态特性:反映触发器对输入信号和时钟信号之间的时间要反映触发器对输入信号和时钟信号之间的时间要求求,以及输出对时钟响应的延迟时间。以及输出对时钟响应的延迟时间。CPQtDtWtPLHtHtPHLtPHLtPLHTcminQ(1)建立时间建立时间tSU(2)保持时间保持时间t(3)传输延迟时间传输延迟时间tPLH和和tPHL(4)触发脉冲触发脉冲宽度宽度tW(5)最高触发频最高触发频率率fcmaxfcmax=1/Tcmin第38页，共62页，编辑于2022年，星期六5.4 5.4 触发器的逻辑功能
31、触发器的逻辑功能 一、几种触发器一、几种触发器 通常分为：通常分为：D触发器、触发器、JK触发器、触发器、T触发器、触发器、SR触发器等几触发器等几种。种。以时钟脉冲的触发沿到来为界，触发沿到来前触发器的状态以时钟脉冲的触发沿到来为界，触发沿到来前触发器的状态称为称为现态现态Qn，而触发沿触发后的状态称为，而触发沿触发后的状态称为次态次态Qn+1。(1)DQQCP1DC1TQQCP1TC1JQQCP1JC1K1KSQQCP1SC1R1R(2)(4)(3)逻辑功能：是触发器的次态与现态、输入信号的逻辑关系。逻辑功能：是触发器的次态与现态、输入信号的逻辑关系。可用可用特性表、特性方程特性表、特性方
32、程或或状态图状态图来描述。来描述。第39页，共62页，编辑于2022年，星期六D=1D=0二、二、D D触发器触发器2 2、特性方程：逻辑功、特性方程：逻辑功能的逻辑表达式描述。能的逻辑表达式描述。QnDQ n+1000011100111011 1、特性表：逻辑功能的真、特性表：逻辑功能的真值表描述。值表描述。Qn+1=D3 3、D D触发器状态图：逻辑功能触发器状态图：逻辑功能的状态图表示。的状态图表示。D=1D=0第40页，共62页，编辑于2022年，星期六J=K=0J=0 K=三、三、JKJK触发器触发器2 2、JKJK触发器特性方程触发器特性方程QnJKQ n+100000010010
33、101111001101011011110011 1、特性表、特性表3 3、D D触发器状态图触发器状态图J=1 K=J=K=1第41页，共62页，编辑于2022年，星期六例例5.4.1 设下降沿触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号信号的波形如图的波形如图5.4.4中虚线上部所示，试画出输出端中虚线上部所示，试画出输出端Q的波形，的波形，设触发器的初始状态为设触发器的初始状态为0。解：根据特性表、逻辑表达式或状态图都可画出解：根据特性表、逻辑表达式或状态图都可画出Q端端的波形，如图的波形，如图5.4.4虚线下部所示。虚线下部所示。第42页，共62页，编辑于2022
34、年，星期六T=0T=0四、四、T T触发器触发器2 2、T T触发器特性方程触发器特性方程QnTQ n+1000011101110011 1、特性表、特性表3 3、T T触发器状态图触发器状态图T=1T=1T=1时为计数态，时为计数态，T=0为保持为保持态。态。第43页，共62页，编辑于2022年，星期六4 4、T T触发器触发器(2)T(2)T触发器特性方程触发器特性方程QnTQ n+101111001(1)(1)特性表特性表(3)T(3)T触发器状态图触发器状态图T=1T=1(4)T(4)T触发器逻辑符号触发器逻辑符号CPC1QQ第44页，共62页，编辑于2022年，星期六S=R=0S=0
35、 R=五、五、SRSR触发器触发器2 2、SRSR触发器特性方程触发器特性方程QnSRQ n+1000000100101011不确定100110101101111不确定011 1、特性表、特性表3 3、SRSR触发器状态图触发器状态图S=1 R=0S=0 R=1可见：可见：用用JKJK触发器可实现触发器可实现SRSR触发器的功能。触发器的功能。第45页，共62页，编辑于2022年，星期六六、六、D D触发器功能的转换触发器功能的转换1 1、D D触发器构成触发器构成JKJK触发器触发器电路电路:JQQCP1DC11&1 1&K第46页，共62页，编辑于2022年，星期六2 2、D D触发器构成
36、触发器构成T T触发器触发器电路电路:QQCP1DC1=TQQCP1DC1=1 1T3 3、D D触发器构成触发器构成T T触发器触发器QQCP1DC1(1)(1)用异或门实现用异或门实现(2)(2)用同或门实现用同或门实现第47页，共62页，编辑于2022年，星期六（1）锁存器和触发器都是具有存储功能的逻辑电路，是构成时序）锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息，位二值信息，所以又称为存储单元或记忆单元。所以又称为存储单元或记忆单元。（2）锁存器是对脉冲电平敏感的电路，它们在
37、一定电平作用下改变状态。）锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。（3）基本）基本SR锁存器由输入信号电平直接控制其状态，传输门控锁存器由输入信号电平直接控制其状态，传输门控或逻辑门控锁存器在使能电平作用期间由输入信号决定其状态，或逻辑门控锁存器在使能电平作用期间由输入信号决定其状态，状态随输入信号变化而变化。状态随输入信号变化而变化。（4）触发器是对时钟脉冲边沿敏感的电路，根据不同的电路结构，它）触发器是对时钟脉冲边沿敏感的电路，根据不同的电路结构，它们在时钟脉冲上升沿或下降沿作用下改变状态。们在时钟脉冲上升沿或下降沿作用下改变状态。（5）触发器按逻辑功能分类有）触发器按
38、逻辑功能分类有D触发器、触发器、JK触发器、触发器、T(T)触发触发器和器和SR触发器。它们的功能可用特性表、特性方程和状态图来触发器。它们的功能可用特性表、特性方程和状态图来描述。描述。每一种逻辑功能的触发器都可以通过增加门电路和适每一种逻辑功能的触发器都可以通过增加门电路和适当的外部连线转换为其他功能的触发器。当的外部连线转换为其他功能的触发器。小结小结第48页，共62页，编辑于2022年，星期六作 业 P238 P238：5.2.5;5.3.1;5.2.5;5.3.1;5.4.1;5.4.3;5.4.6;5.4.1;5.4.3;5.4.6;第49页，共62页，编辑于2022年，星期六第五
39、章习题课第五章习题课第50页，共62页，编辑于2022年，星期六5.2.3 由与或非门组成的由与或非门组成的SR锁存器如图题锁存器如图题5.2.3所所示，试分析其工作原理并列出功能表。示，试分析其工作原理并列出功能表。第51页，共62页，编辑于2022年，星期六保持保持保持保持01不确定不确定不变不变不变不变100不变不变不变不变0100101001101111锁存器状态锁存器状态QQRSE图图5.2.3功能表功能表解：图题解：图题5.2.3中的锁存器，当中的锁存器，当E=0时，无论输入端时，无论输入端S、R逻逻辑值如何变化，其输出都维持原来状态不变；辑值如何变化，其输出都维持原来状态不变；当
40、当E=1时，其输出跟随时，其输出跟随S、R逻辑值的变化而变化。它的功逻辑值的变化而变化。它的功能表如图能表如图5.2.3功能表所示。功能表所示。第52页，共62页，编辑于2022年，星期六 5.2.4 图题图题5.2.3所示锁存器的所示锁存器的E、R、S端的输入信端的输入信号波形如图题号波形如图题5.2.4所示，试画出所示，试画出Q和和Q端的波形，端的波形，设初态设初态Q=0。第53页，共62页，编辑于2022年，星期六解：从初态解：从初态Q=0开始，按开始，按照图题照图题5.2.4所示波形，所示波形，根据图根据图5.2.3功能表，推功能表，推导出输出端导出输出端Q和和Q的波形，的波形，如图题
41、解如图题解5.2.4所示。所示。图题解图题解5.2.4保持保持保持保持01不确定不确定不变不变不变不变100不变不变不变不变0100101001101111锁存器状态锁存器状态QQRSE图图5.2.3功能表功能表Q第54页，共62页，编辑于2022年，星期六解：由教材解：由教材P215功能表，先用传送模功能表，先用传送模式，式，LE1，更新状态，然后，更新状态，然后LE0把把新状态锁存。设计电路如图（新状态锁存。设计电路如图（a），要求），要求的波形如图（的波形如图（b）。）。第55页，共62页，编辑于2022年，星期六 5.4.5 5.4.5 电电路路如如图图题题5.4.55.4.5所所示示
42、，设设各各触触发发器器的初态为的初态为0 0，画出在，画出在CPCP脉冲作用下脉冲作用下Q Q端的波形。端的波形。图题图题5.4.55.4.5第56页，共62页，编辑于2022年，星期六解解:由由JK触发器的特性方程触发器的特性方程 ，对，对照图题照图题5.4.5各触发器电路可得各图的特性方程：各触发器电路可得各图的特性方程：由方程可画出各触发器由方程可画出各触发器Q波形如右：波形如右：第57页，共62页，编辑于2022年，星期六 5.4.7 5.4.7 逻逻辑辑电电路路如如图图题题5.4.75.4.7所所示示，已已知知CPCP和和A A的的波波形形，画画出出触发器触发器Q Q端的波形。设触发
43、器的初始状态为端的波形。设触发器的初始状态为0 0。解：解：分析：时钟脉冲的变化一分析：时钟脉冲的变化一方面使方面使Q变化，另一方变化，另一方面面Q和和CP又引起清零又引起清零R的变化导致的变化导致Q变化，故综变化，故综合考虑，也画出合考虑，也画出R波形。波形。在在Q=0时时R=1,只有只有 负跳变时负跳变时Q才能变，才能变，而而Q=1时，在时，在 =1时，时，R=0又使又使Q=0,一一旦旦Q=0，R又立即变为又立即变为1。结果如上图。结果如上图。图题图题5.4.75.4.7第58页，共62页，编辑于2022年，星期六 5.4.10 5.4.10 逻逻辑辑电电路路和和输输入入信信号号波波形形如
44、如图图题题5.4.105.4.10所所示示，画画出出各各触发器触发器Q Q端向波形。设触发器的初始状态均为端向波形。设触发器的初始状态均为0 0。解：解：图题图题5.4.10中的中的R端是异步置零端，高电平有效，端是异步置零端，高电平有效，当当R=1时时Q=0。分别分析。分别分析CP1和和R1对对Q1的影响及的影响及CP2和和R2对对Q2的影响，列出真值表，然后画出如图的影响，列出真值表，然后画出如图题解题解5.4.10所示波形。所示波形。图题图题5.4.105.4.10第59页，共62页，编辑于2022年，星期六 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0
45、 1 1 0 1图题解图题解5.4.10 1 0 1 0 0 1 1 0 1 1 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 0 1初态初态 0 0 1CP2 R2(Q1)Q2 Q2 CP1 R1(Q2)Q1 Q1真值表真值表第60页，共62页，编辑于2022年，星期六归归纳纳：基基本本锁锁存存器器、门门控控SRSR锁锁存存器器、门门控控D D锁锁存存器器、主从触发器和边沿触发器触发翻转的特点。主从触发器和边沿触发器触发翻转的特点。（1）基本锁存器动作特点：在输入信号基本锁存器动作特点：在输入信号S S和和R R的全部作用时间内，都能直接改变输出端的全部作用时间内，都能直接改变
46、输出端Q Q和和 的状态。的状态。（2）门控门控SRSR锁存器：在使能锁存器：在使能E=1E=1的全部时间内，的全部时间内，S S和和R R的变化都将引起输出端的变化都将引起输出端Q Q和和 的状态的相应的状态的相应改变。改变。（3）门控门控D D锁存器：在使能有效锁存器：在使能有效E=1E=1的全部的全部时间内，时间内，D D的变化都将引起输出端的变化都将引起输出端Q Q和和 的的状态的相应改变。在状态的相应改变。在E E由由1 1变变0 0后，将锁存后，将锁存E E由由1 1变变0 0瞬间前瞬间前D D所确定的所确定的Q Q状态。状态。第61页，共62页，编辑于2022年，星期六（5 5）
47、边沿触发器（非主从触发器）：其状态仅取决于）边沿触发器（非主从触发器）：其状态仅取决于CPCP信号触发沿到达时输入端信号的逻辑状态，而在这以前或信号触发沿到达时输入端信号的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。以后，输入信号的变化对触发器的状态没有影响。（4 4）主从触发器：翻转分两步，第一步在）主从触发器：翻转分两步，第一步在CP=1(CP=1(或或CP=0)CP=0)期间，主锁存器接收输入端的信号被置成相应的期间，主锁存器接收输入端的信号被置成相应的状态，从锁存器不变；第二步，在状态，从锁存器不变；第二步，在CPCP下降沿下降沿(或上升沿或上升沿)到来时，从锁存器由主锁存器的状态决定翻转。到来时，从锁存器由主锁存器的状态决定翻转。（6 6）画触发器状态波形图时，一般先画触发器触发沿虚）画触发器状态波形图时，一般先画触发器触发沿虚线，对此时刻，由特性表、表达式或状态图决定次态（即线，对此时刻，由特性表、表达式或状态图决定次态（即看给出条件触发器翻转或保持），触发沿时刻外要注意置看给出条件触发器翻转或保持），触发沿时刻外要注意置0 0 置置1 1条件的变化也影响状态变化。条件的变化也影响状态变化。第62页，共62页，编辑于2022年，星期六