《IC设计流程之实现篇——全定制设计1788.docx》由会员分享，可在线阅读，更多相关《IC设计流程之实现篇——全定制设计1788.docx（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 IC设计流程之实现篇全定制设计要谈IC设计的流程，首先得搞清楚IC和IC设计的分类。集成电路芯芯片从用用途上可可以分为为两大类类：通用用IC（如如CPUU、DRAAM/SSRAMM、接口口芯片等等）和专专用ICC（ASIIC）（Apppliicattionn Sppeciificc Innteggratted Cirrcuiit），ASSIC是是特定用用途的IIC。从从结构上上可以分分为数字字IC、模模拟ICC和数模模混合IIC三种种，而SSOC（Sysstemm Onn Chhip，从从属于数数模混合合IC）则则会成为为IC设计计的主流流。从实实现方法法上ICC设计又又可以分分为三种种，全
2、定定制（ffulll cuustoom）、半半定制（Semi-custom）和基于可编程器件的IC设计。全定制设计方法是指基于晶体管级，所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用IC或ASIC。基于门阵列（gate-array）和标准单元（standard-cell）的半定制设计由于其成本低、周期短、芯片利用率低而适合于小批量、速度快的芯片。最后一种IC设计方向，则是基于PLD或FPGA器件的IC设计模式，是一种“快速原型设计”，因其易用性和可编程性受到对IC制造工艺不甚熟悉的系统集成用户的欢迎，最大的特点就是只需懂得硬件描
3、述语言就可以使用EDA工具写入芯片功能。从采用的工工艺可以以分成双双极型(bippolaar)，MOSS和其他他的特殊殊工艺。硅硅（Sii）基半半导体工工艺中的的双极型型器件由由于功耗耗大、集集成度相相对低，在在近年随随亚微米米深亚微微米工艺艺的的迅速发发展，在在速度上上对MOOS管已已不具优优势，因因而很快快被集成成度高，功功耗低、抗抗干扰能能力强的的MOSS管所替替代。MMOSFFET工工艺又可可分为NNMOSS、PMOOS和CMOOS三种种；其中中CMOOS工艺艺发展已已经十分分成熟，占占据ICC市场的的绝大部部分份额额。GaaAs器器件因为为其在高高频领域域（可以以在0.35uum下很
4、很轻松作作到100GHzz）如微微波ICC中的广广泛应用用，其特特殊的工工艺也得得到了深深入研究究。而应应用于视视频采集集领域的的CCDD传感器器虽然也也使用IIC一样样的平面面工艺，但但其实现现和标准准半导体体工艺有有很大不不同。在IC开发发中，常常常会根根据项目目的要求求（Sppeciificcatiionss）、经经费和EEDA工工具以及及人力资资源、并并考虑代代工厂的的工艺实实际，采采用不同同的实现现方法。其实IC设设计这个个领域博博大精深深，所涉涉及的知知识工具具领域很很广，本本系列博博文围绕绕EDAA工具展展开，以以实现方方法的不不同为主主线，来来介绍这这三种不不同的设设计方法法：
5、全定定制、半半定制和和基于FFPGAA的IC设计计，这三三种方法法在EDDA工具具和流程程上都有有各自鲜鲜明的特特色，通通过介绍绍这三种种IC设计计方法可可以让大大家对IIC设计计有个清清晰的思思路，也也顺便介介绍了其其中涉及及到的大大多数EEDA工工具，并并且避免免了读者者陷入IIC领域域的某些些细节中中而不能能一窥全全貌之嫌嫌。其实实，无论论是ICC和ASIIC，还还是I/O芯片片、CPPU芯片片在EDDA工具具上的区区别都不不明显，并并且涉及及某些应应用领域域的特定定的知识识，需要要读者具具备一定定的背景景知识，不不适合用用来作为介介绍ICC的设计计流程的的入门级级题材。全定制ICC设计
6、方方法，是是按照规规定的功功能与性性能要求求，先设设计出满满足功能能的电路路，然后后对电路路的布局局与布线线进行专专门的优优化设计计，以达达到芯片片的最佳佳性能。全全定制IIC设计计的主要要EDAA工具有有Caddencce的Virrtuooso、Synnopssys的的Cusstomm Deesiggnerr（CD）等等，这两两款工具具实际上上提供一一个集成成设计环环境，在在这个环环境里用用户可以以方便地地配置和和利用各各家EDDA的工工具来完完成各个个设计阶阶段的任任务。首首先来看看一看它它的设计计基本流流程（如如下图）。图11. 定义义设计规规格（DDesiign Speeciffica
7、atioon）典型的设计计规格书书描述了了电路的的功能（电电流放大大能力、信信噪比、带带宽等），最最大可容容许的延延时，以以及其他他的物理理性能，如如功耗等等。通常设计规规格书给给予电路路设计者者以较大大的设计计自由度度：如选选择特定定的电路路拓扑结结构，特特定器件件的位置置，输入入输出ppin角角的位置置，MOOSFEET的宽宽长比等等。下面是一个个一个全全加器的的规格说说明书：-0.8umm双井CMMOS工工艺“加法”“进进位”的的传递延延时小于于1.22ns“加法”“进进位”的的转换时时间小于于1.22ns电路面积小小于15500平平方微米米动态功耗1mWW（VDDD=5VV，fmaax
8、=220MHHZ）-2. 绘制制电路图图电路图绘制制工具称称为Scchemmatiic CCaptturee（下图图是Viirtuuosoo中的Coompooserr工具），可可以提供供门级和和晶体管管级的电电路图绘绘制功能能，该步步骤完成成后可以以生成网网表文件件供电路路仿真之之用。需需要说明明的是，各各家产生生的Scchemmatiic文件件不完全全兼容，要要从Syynoppsyss的CD中读读入Viirtuuosoo产生的电电路图似似乎有些些困难。再再有一点点就是从从网表反反过来生生成电路路图这一一功能在在这两家家的工具具中都没没有被支支持，有有一个第第三方工工具sppiceevisso
9、n有有此功能能，但是是否能导导入Viirtuuosoo或CD中者者不得而而知，sspicceviisonn这个工工具的用用处在于于晶体管管级的调调试（对对照网表表和电路路图），不不在于其其生成的的电路图图的通用用性。图23. 产生生子电路路或电路路单元符符号在有层次结结构（hhierrarcchiccal）的的电路中中，使用用用户自自定义的的电路图图符号来来代替整整个子电电路块，有有利于减减少重复复绘制这这些频繁繁出现的的子电路路块，使使整个顶顶层的电电路整洁洁而有序序，避免免出现一一个一大大片的扁扁平（fflatttenn）的电电路图。如如反相器器INVV，NORR和NADDN等，在在设计中
10、中一般都都使用自自定义的的电路符符号代替替，这也也是代工工厂提供供PDKK中常用用的一个个手法。4. 电路路仿真这一步将调调用电路路仿真器器，如HHSPIICE、SPEECTRRE、ELDDO等来来实现电电路的仿仿真，用用以验证证电路的的各项电电性指标标是否符符合规格格说明书书。在集集成设计计环境中中用户可可以通过过配置自自由地选选择使用用这些仿仿真器，如如在Viirtuuosoo ADDE（Anaalogg Deesiggn EEnviironnmennt），可可以方便便地使用用HSPPICEE来仿真真，当然然前提是是生成HHSPIICE格格式的网网表。在图1中有有一个迭迭代-循环的的箭头，
11、说说明这一一步可能能需要迭迭代，若若仿真的的结果不不满足规规格说明明书，需需要调整整电路图图，然后后再做仿仿真。这这一步由由于没有有寄生参参数加入入网表，通通常叫做做版图前前仿真（Pre-layout simulation）。另外，电路路仿真需需要代工工厂提供供的元器器件库（代代工厂一一般以PPDK包包提供给给客户，里里面包含含各种器器件的sspicce模型型，teechnnoloogy fille，Dessignn ruule等等）5. 生成成版图版图的生成成是至关关重要的的一环，是是连接电电路设计计与芯片片代工厂厂的一个个桥梁，版版图不仅仅反映了了电路图图的连接接关系和和各种元元器件规规格
12、，还还反映了了芯片的的制造过过程和工工艺（具具体将在在另一篇篇博文中中专门叙叙述）。由由电路图图Schhemaaticc到版图图绘制一一般使用用集成开开发环境境中的LLayoout Ediitorr。生成成版图有有两种途途径，一一是手工工绘制而而成（根根据具体体的工艺艺文件-tecchnoologgy ffilee），另另一种是是自动生生成（具具体可参参考Viirtuuosoo Laayouut，Synnopssys的的ICWWB）。生生成的文文件格式式为GDDSIII 或CIFF，都是是国际流流行的标标准格式式。 6. DRRC检查查DRCDessignn Ruule Cheeck，版版图生
13、成成完成后后，还需需要进行行“设计计规则检检查”，这这是一些些由特定定的制造造工艺水水平确定定的规则则，如ppolyy-pooly conntacct的最最小间距距，meetall-meetall的最小小间距和和mettal的的最大宽宽度等等等。这些些规则体体现了芯芯片制造造的“良良率（即即合格率率）”和和芯片性性能的折折衷。（图图3 显示示出有两两处违反反DRCC，都是是mettal的的宽度超超过设计计规则要要求）EDA工具具有Caadennce Virrtuooso iDRRC、Draaculla（这这是一个个独立的的版图验验证工具具，具有有DRCC/ERRC、LVSS、寄生生参数提提取等
14、多多种功能能），SSynoopsyys的Herrculles（DRCC、LVSS检查）。图37. 寄生生参数提提取当版图的DDRC完完成之后后，需要要提取该该电路的的寄生参参数以用用来比较较精确地地模拟现现实芯片片的工作作情形，寄寄生参数数包含寄寄生电阻阻和寄生生电容，在在高频电电路设计计中还需需要提取取寄生的的电感。EDA工具主要有StarRC，Calibre，Dracula等。这些寄生参数一般都简化成一个或多个lumped R/C/L，“插入”相应的电路节点处，一般都是与电压无关的线性无源器件。这样经过寄生参数提取后生成的网表文件，被称为“post-layout netlist”。8. L
15、VVS检查查Layouut-vverssus-Schhemaaticc (LLVS) Chheckk，LVSS将比较较原来的的电路图图的“拓拓扑网络络”与从从版图提提取出来来的拓扑扑结构，并并证明二二者是完完全等价价的。LLVS提提供了另另一个层层次的检检查以保保证设计计的完整整性和可可靠性这个个版图是是原来设设计的物物理实现现。LVVS只能能保证电电路的拓拓扑结构构是一致致的，并并不能保保证最后后电路的的电学性性能一定定满足设设计规格格书。典典型的LLVS错错误为，两两个晶体体管的不不当连接接关系，或或遗漏的的连线等等。9. 后仿仿真可以从图11看到，在在DRCC和LVSS这两步步上都有有返
16、回llayoout的的迭代，说说明若要要设计流流程成功功进行到到“poost-layyoutt siimullatiion”即即后仿真真这一阶阶段，需需要清除除所有DDRC和和LVSS的错误误信息。后后仿真的的输入是是包含原原始电路路信息以以及寄生生信息的的网表，是是最接近近真实电电路的网网表文件件。通过过“后仿仿真”，可可以获得得该设计计完整真真实的性性能：延延时、功功耗、逻逻辑功能能、时序序信息等等信息，这这一过程程也是验验证整个个设计是是否成功功的“最最后一关关”，若若不满足足规格说说明书要要求则需需要从头头来过从调调整Scchemmatiic开始始重新走走完新一一轮的设设计流程程。与p
17、re-layyoutt仿真（第第4步）不不同的是是，HSSPICCE或SPEECTRRE的输输入文件件除了原原始网表表外，还还须要一一些寄生生参数的的文件（如如spff、speef），这这一种电电路仿真真又称“back-annotation simulation”（具体参见HSPICE用户手册）。评价与说明明以上的9个个步骤只只能保证证该设计计在siimullatiion的的角度是是经过“验验证了的的”，并并不保证证制造出出来的电电路一定定和siimullatiion出出来的结结果一致致，所以以在大规规模投放放代工厂厂制造（又又称“流流片”）之之前，还还需要经经过一些些小批量量的“试试流片”，
18、这这叫做“硅硅验证”（silicon verification）。通过硅验证后的设计才是真正成功的设计，我们经常听说的“硬IP”就是指这一类经过硅验证过的成功的设计，“软IP”通常指的是只是通过以上9步的EDA工具验证的设计。另外，与下下一篇博博文将要要介绍的的半定制制IC设计计流程相相比，全全定制设设计缺少少“综合合（syynthhesiis）、布布局布线线（pllacee annd rroutte）”等等步，说说明全定定制设计计不可能能或者很很困难实实现综合合和自动动布局布布线，历历史上曾曾经有很很多公司司致力于于此，但但都中道道崩殂。目前前的EDDA设计计流程很很多步骤骤要靠手手工操作作
19、，这就就需要很很多的技技巧和设设计经验验。其次次，全定定制设计计的电路路是一些些规模比比较小，需需要非常常好的性性能，并并且重复复利用率率很高的的“关键键电路模模块”，很很多是模模拟电路路，或数数模混合合电路，由由于其设设计过程程复杂而而对设计计者的经经验要求求甚高，被被业界称称之为“艺艺术品级级电路设设计”。还还有一点点需要说说明，全全定制IIC设计计不等于于模拟电电路设计计，尽管管该设计计中一般般模拟成成份很高高，有些些数字电电路也采采用这种种方式设设计，这这类电路路往往需需要很高高的性能能（高速速、低功功耗或高高信噪比比、低芯芯片面积积等），采采用传统统的数字字电路的的“综合合”得出出来的电电路达不不到要求求，所以以也得用用全定制制的方案案。目前业界和和学术界界一直都都在研究究模拟电电路设计计自动化化的EDDA工具具，但达达到像数数字ICC那样高高的自动动化程度度，尚需需时日。Synoppsyss推出数数字与全全定制SSoC统统一设计计流程SSynoopsyys收购购nSyys完善其其验证IIP阵营营IC设计计流程之之实现篇篇半半全定制制设计ICC设计流流程之工工具篇EDDA软件件