《锁存器和触发器原理幻灯片.ppt》由会员分享，可在线阅读，更多相关《锁存器和触发器原理幻灯片.ppt（34页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、锁存器和触发器原理锁存器和触发器原理1第1页，共34页，编辑于2022年，星期三本章学习基本要求本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理；、掌握锁存器、触发器的电路结构和工作原理；2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发触发器的逻辑功能；器的逻辑功能；3、正确理解锁存器、触发器的动态特性。、正确理解锁存器、触发器的动态特性。2第2页，共34页，编辑于2022年，星期三 时序逻辑电路时序逻辑电路:锁存器和触发器锁存器和触发器是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。结构特征结构特征:由组合逻辑电路和由组合
2、逻辑电路和存储电路存储电路组成组成,电路中存在反馈。电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特点是时序逻辑电路的工作特点是任意时刻的输出状态不仅与当前任意时刻的输出状态不仅与当前的输入信号有关，而且与此前电路的状态有关。的输入信号有关，而且与此前电路的状态有关。3第3页，共34页，编辑于2022年，星期三反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1.电路结构电路结构 4第4页，共34页，编辑于2022年，星期三2、数字逻辑分析、数字逻辑分析电路具有电路具有记忆记忆1
3、1位二进制数据的功能位二进制数据的功能。如如 Q=1如如 Q=0100101105第5页，共34页，编辑于2022年，星期三5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.1 D 锁存器锁存器6第6页，共34页，编辑于2022年，星期三5.2.1 SR 锁存器锁存器5.2 锁存器锁存器1.1.基本基本SR锁存器锁存器初态初态：R、S信号作用前信号作用前Q端的状端的状态，态，用用Q n表示。表示。次态次态：R、S信号作用后信号作用后Q端的端的状态状态，用用Q n+1表示。表示。7第7页，共34页，编辑于2022年，星期三8第8页，共34页，编辑于2022年，星期三1)工作原理工作原理R
4、=0、S=0状态不变状态不变0 00 0若初态若初态 Q n=11 10 01 1若初态若初态 Q n=00 01 10 00 00 09第9页，共34页，编辑于2022年，星期三无论初态无论初态Q n为为0或或1，锁存器的次态为为，锁存器的次态为为1态。态。信号消失后新的信号消失后新的状态将被记忆下来。状态将被记忆下来。0 01 1若若初态初态 Q n=11 10 01 1若初态若初态 Q n=00 01 10 00 01 10 0R=0、S=1置置110第10页，共34页，编辑于2022年，星期三无论初态无论初态Q n为为0或或1，锁存器的次态为，锁存器的次态为0态。态。信号消失后新的信号
5、消失后新的状态将被记忆下来。状态将被记忆下来。1 10 0若若初态初态 Q n=11 11 10 0若初态若初态 Q n=01 10 00 01 10 01 1R=1、S=0置置011第11页，共34页，编辑于2022年，星期三1 11 10 00 0S=1、R=1无论初态无论初态Q n为为0或或1，触发器的次态，触发器的次态 、都为都为0 。状态不确定状态不确定约束条件约束条件:SR=:SR=0 0当当S、R 同时回到同时回到0时，由于两个与非门时，由于两个与非门的延迟时间无法确定，使得锁存器最终的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。稳定状态也不能确定。触发器的输出既不是触发
6、器的输出既不是0态，也不是态，也不是1态态12第12页，共34页，编辑于2022年，星期三3）工作波形工作波形13第13页，共34页，编辑于2022年，星期三反馈输入端输入端输出端输出端由两个与非门组成由两个与非门组成1.电路结构与逻辑符号电路结构与逻辑符号 锁存器由逻辑门加反馈电路构成，电路有锁存器由逻辑门加反馈电路构成，电路有两个互补两个互补的的 输出端输出端Q和和 ,其中其中Q的状态称为锁存器的状态。的状态称为锁存器的状态。用与非门构成的基本用与非门构成的基本SR锁存器锁存器国标逻辑符号国标逻辑符号14第14页，共34页，编辑于2022年，星期三 2、工作原理、工作原理1)无有效电平输入
7、（无有效电平输入（S=R=1）时，锁存器保持稳定状态不变）时，锁存器保持稳定状态不变 1 11 1若初态若初态Qn=1若初态若初态 Qn=01 10 01 10 01 10 01 11 115第15页，共34页，编辑于2022年，星期三 2)在有效电平作用下（在有效电平作用下（S=0、R=1），无论初态，无论初态Q n为为0或或1，锁存，锁存器都会转变为器都会转变为1态。态。0 01 1若初态若初态Qn=1若初态若初态Q Qn n=0=01 10 01 10 01 10 01 11 10 0 这种情况称将锁存器这种情况称将锁存器这种情况称将锁存器这种情况称将锁存器置置置置1 1 1 1或置位或
8、置位或置位或置位。S S S S端端端端称为锁存器称为锁存器称为锁存器称为锁存器的的的的置置置置1 1 1 1端或置位端端或置位端端或置位端端或置位端。16第16页，共34页，编辑于2022年，星期三 3)在有效电平作用下（在有效电平作用下（S=1、R=0），无论初态），无论初态Q n为为0或或1，锁存器，锁存器都会转变为都会转变为0态。态。1 10 0初态初态Qn=xx x1 10 0 这种情况称将锁存器这种情况称将锁存器这种情况称将锁存器这种情况称将锁存器置置置置0 0 0 0或复位或复位或复位或复位。R R R R端端端端称为锁存器称为锁存器称为锁存器称为锁存器的的的的置置置置0 0 0
9、 0端或复位端端或复位端端或复位端端或复位端。17第17页，共34页，编辑于2022年，星期三 4)4)当（当（S=0S=0、R=0 R=0）时，无论初态）时，无论初态Q Q n n为为0 0或或1 1，锁存器状态不定。，锁存器状态不定。0 00 0初态初态Qn=x1 11 1 R=0R=0、S=0S=0时：时：Q=Q=1Q=Q=1，不符合锁存器的，不符合锁存器的逻辑关系。并且由于与非门延迟时间不可逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的能完全相等，在两输入端的0 0同时撤除后，同时撤除后，将不能确定锁存器是处于将不能确定锁存器是处于1 1状态还是状态还是0 0状态。状态。
10、所以锁存所以锁存不允许出现这种情况不允许出现这种情况不允许出现这种情况不允许出现这种情况，这就是基这就是基本本RSRS锁存器的锁存器的约束条件约束条件约束条件约束条件。此状态为不定状此状态为不定状态。为避免不定状态，对输入信号应加态。为避免不定状态，对输入信号应加S S+R R=1=1的约束条件的约束条件。18第18页，共34页，编辑于2022年，星期三3、触发方式01101 0置1端置0端基本锁存器的触发方式属基本锁存器的触发方式属电平电平触发。触发。19第19页，共34页，编辑于2022年，星期三S R 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0
11、 1 0 0 0 0 不定 0 0 1 不定 4、逻辑功能逻辑功能表逻辑功能表R+S=1保持保持置置1 1置零置零不定不定 锁存器的新状态锁存器的新状态Q Qn+1n+1（也称次态）不仅与（也称次态）不仅与输入状态输入状态有关，也与锁有关，也与锁存器存器原来原来的状态的状态Q Qn n（也称现态或初态）有关。（也称现态或初态）有关。20第20页，共34页，编辑于2022年，星期三画工作波形的方法画工作波形的方法(与非门锁存器）：与非门锁存器）：1.根据锁存器动作特征确定状态变化的时刻；根据锁存器动作特征确定状态变化的时刻；2.根据触发器的逻辑功能确定根据触发器的逻辑功能确定Qn+1。0 01
12、11 11 10 01 11 11 10 01 11 11 10 01 11 11 10 00 0不不定定 不变不变 不定不定 置置1 1 不变不变 置置1 1 不变不变 置置0 0 不变不变 工作波形能直观地表示其输入信号与输出的时序关系。工作波形能直观地表示其输入信号与输出的时序关系。21第21页，共34页，编辑于2022年，星期三 例例2 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。22第22页，共34页，编辑于2022年，星期三硬件设计硬件设计去抖动电路去抖动电路23第23页，共34页，编辑于2022年，星期三2.逻辑门控逻辑
13、门控SR锁存器锁存器 电路结构电路结构 国标逻辑符号国标逻辑符号简单SR锁存器使能信号控制门电路锁存使能输入端24第24页，共34页，编辑于2022年，星期三2、工作原理、工作原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=E=1：E=0：状态发生变化。状态发生变化。状态不变状态不变Q3=S Q4=R锁存使能输入端25第25页，共34页，编辑于2022年，星期三例例3 3 逻辑门控逻辑门控SRSR锁存器的锁存器的E E、S S、R R 的波形如下图所的波形如下图所示，锁存器的原始状态为示，锁存器的原始状态为Q Q=0=
14、0，26第26页，共34页，编辑于2022年，星期三5.2.2 D 锁存器锁存器1.逻辑门控逻辑门控D锁存器锁存器国标逻辑符号国标逻辑符号逻辑电路图逻辑电路图27第27页，共34页，编辑于2022年，星期三=SS=0 R=1D=0Q=0D=1Q=1E=0不变不变E=1=DS=1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ逻辑逻辑功能功能28第28页，共34页，编辑于2022年，星期三2.传输门控传输门控D锁存器锁存器 (c)E=0时时(b)E=1时时(a)电路结构电路结构TG2导通，导通，TG1断开断开 TG1导通，导通，TG2断
15、开断开Q=DQ 不变不变29第29页，共34页，编辑于2022年，星期三例例4 工作波形工作波形30第30页，共34页，编辑于2022年，星期三3.D锁存器的动态特性锁存器的动态特性定时图定时图:表示电路动作过程中，对各输入信号的表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。31第31页，共34页，编辑于2022年，星期三74HC/HCT373 八八D锁存器锁存器4.典型集成电路典型集成电路32第32页，共34页，编辑于2022年，星期三74HC/HCT373的功能表的功能表工作模式输 入内部锁存器状 态输 出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H高阻H高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。33第33页，共34页，编辑于2022年，星期三作业题作业题o238238页：页：5.2.45.2.4，5.2.55.2.5 34第34页，共34页，编辑于2022年，星期三