组合逻辑电路幻灯片.ppt

《组合逻辑电路幻灯片.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路幻灯片.ppt（105页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、组合逻辑电路组合逻辑电路第1页，共105页，编辑于2022年，星期二第3章 组合逻辑电路 3.1 概述概述3.2 组合逻辑电路的分析方法组合逻辑电路的分析方法3.3 组合逻辑电路的设计方法组合逻辑电路的设计方法3.4 常用中规模标准组合模块电路常用中规模标准组合模块电路3.5 用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数3.6 组合电路中的竞争冒险组合电路中的竞争冒险第2页，共105页，编辑于2022年，星期二学时分配：学时分配：共共1010学时学时教学目标：教学目标：通过本章的学习，掌握组合逻辑电路的分通过本章的学习，掌握组合逻辑电路的分析和设计；熟悉组合逻辑的竞争和冒险

2、。掌握组合模析和设计；熟悉组合逻辑的竞争和冒险。掌握组合模块电路（优先编码器、译码器、数据选择器、加法器块电路（优先编码器、译码器、数据选择器、加法器和比较器等）的电路功能、逻辑关系、扩展和应用。和比较器等）的电路功能、逻辑关系、扩展和应用。第3页，共105页，编辑于2022年，星期二3.1 概述概述一、组合逻辑电路的逻辑功能特点：一、组合逻辑电路的逻辑功能特点：任意时刻的输出仅仅取决任意时刻的输出仅仅取决于该时刻的输入，与电路以前的状态无关。于该时刻的输入，与电路以前的状态无关。二、电路的结构特点：二、电路的结构特点：电路中不包含有记忆单元；电路中不存电路中不包含有记忆单元；电路中不存在输出

3、到输入的反馈连接；电路由逻辑门构成。在输出到输入的反馈连接；电路由逻辑门构成。对于任何一个多输入、多输出的组合逻辑电路，都可由框图示意：对于任何一个多输入、多输出的组合逻辑电路，都可由框图示意：每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：Y1 1=f1 1（I I1 1、I I2 2、I Ii）Y2 2=f2 2（I I1 1、I I2 2、I Ii）Yj=fj（I I1 1、I I2 2、I Ii ）第4页，共105页，编辑于2022年，星期二三、时序逻辑电路：三、时序逻辑电路：是与是与组合逻辑电路组合逻辑电路相对的另一相对的另一种数字电路，任意时刻的

4、输出信号不仅取决于该时种数字电路，任意时刻的输出信号不仅取决于该时刻的输入信号，还取决于电路原来的状态，即与以刻的输入信号，还取决于电路原来的状态，即与以前的输入信号有关。前的输入信号有关。第5页，共105页，编辑于2022年，星期二3.2 组合逻辑电路的分析方法组合逻辑电路的分析方法一、分析的目的一、分析的目的根据给定的逻辑电路图，经过分析，确定电路能完成的逻辑功根据给定的逻辑电路图，经过分析，确定电路能完成的逻辑功能；或用于检测新设计的逻辑电路是否实现了预定的逻辑功能。能；或用于检测新设计的逻辑电路是否实现了预定的逻辑功能。二、分析步骤二、分析步骤1.根据所给的逻辑电路写出输出函数的逻辑表

5、达式；根据所给的逻辑电路写出输出函数的逻辑表达式；2.根据逻辑表达式列出真值表或化简后列出真值表；根据逻辑表达式列出真值表或化简后列出真值表；3.得出电路的逻辑功能。得出电路的逻辑功能。第6页，共105页，编辑于2022年，星期二分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：例例3.13.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。第7页，共105页，编辑于2022年，星期二解：解：（1 1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量

6、P P）。）。）。）。（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能：当当A、B、C三三个个变变量量不不一一致致时时，输输出出为为“1”，所所以以这这个个电电路路称称为为“不一致电路不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 Y 真值表真值表第8页，共105页，编辑于2022年，星期二例例3.23.2：解解：1)、根据逻辑图写输出逻辑表达式并化简、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，组合逻辑电路如图，试分析其逻辑功能。试分析其逻辑功能。B

7、ABAY+=2）、根据逻辑表达式列真值表）、根据逻辑表达式列真值表0 00 1 1 01 1A B Y01103）、由真值表分析逻辑功能）、由真值表分析逻辑功能当当AB相同时，输出为相同时，输出为0当当AB相异时，输出为相异时，输出为1异或功能异或功能。&YABABAABBAB第9页，共105页，编辑于2022年，星期二一般步骤：一般步骤：1.分析设计要求，列出逻辑函数的真值表分析设计要求，列出逻辑函数的真值表（把一个逻辑问题表达成（把一个逻辑问题表达成一个逻辑函数）。一个逻辑函数）。A.确定输入、输出变量；确定输入、输出变量；B.定义逻辑状态（定义逻辑状态（0，1的具体含义）；的具体含义）；

8、C.列出逻辑函数的真值表。列出逻辑函数的真值表。2.由真值表写出逻辑函数表达式或画出卡诺图由真值表写出逻辑函数表达式或画出卡诺图。3.进行化简或变换进行化简或变换。A.用小规模集成门电路实现时，应化为最简式；用小规模集成门电路实现时，应化为最简式；B.用中规模集成门电路实现时，应变换为与集成器件输出函数对应的用中规模集成门电路实现时，应变换为与集成器件输出函数对应的形式。形式。4.根据化简或变换后的函数式画出逻辑电路图根据化简或变换后的函数式画出逻辑电路图。3.3 组合逻辑电路的设计方法组合逻辑电路的设计方法逻辑电路图逻辑电路图逻辑表达式逻辑表达式逻辑真值表逻辑真值表电路逻辑功能电路逻辑功能第

9、10页，共105页，编辑于2022年，星期二 试用试用与非门与非门设计一个三人多数表决电路，要求设计一个三人多数表决电路，要求提案通过时输出为提案通过时输出为1，否则为，否则为0。设计方法设计方法（用基本门电路设计用基本门电路设计）例例3.33.3：1 1、列真值表列真值表解：解：2 2、填卡诺图，化简逻辑函数填卡诺图，化简逻辑函数00010111 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY用与非门设计逻辑电路用与非门设计逻辑电路根据功能要求根据功能要求填卡诺图化简逻辑函数填

10、卡诺图化简逻辑函数列真值表列真值表写最简写最简与或式与或式用多种基本门用多种基本门设计设计逻辑电路逻辑电路变为变为与非与非式与非与非式第11页，共105页，编辑于2022年，星期二 3、输出函数式输出函数式4、用与门、或门设计电路用与门、或门设计电路5、用用与非门与非门设计电路设计电路思考：思考：若若只只用二输入与非门设计电路，如何画逻辑图？用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+AC提示：提示：的形式画逻辑图。的形式画逻辑图。&ABCY&1ABCYY=（AB BC）AC将函数式化为将函数式化为第12页，共105页，编辑于2022年，星期二例例3.43.4、在举重比赛中，有两名副

11、裁判，一名主裁判。当两名以上裁在举重比赛中，有两名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。决合格信号灯亮，试用与非门设计该电路。解：解：设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；按电钮为；按电钮为1 1，不按为，不按为0 0。表示成功与否的灯为表示成功与否的灯为Y Y，合格为，合格为1 1，否则为，否则为0 0。（1 1）根据逻辑要求列出真值表。根据逻辑要求列出真值表。第13页，共105页，编辑于2022年，

12、星期二真真 值值 表表第14页，共105页，编辑于2022年，星期二（2）由真值表写出表达式：由真值表写出表达式：111（3）化简：化简：Y=AB+AC BC A00 01 11 10 0 0 0 0 01 01 1 1 第15页，共105页，编辑于2022年，星期二（4）画出逻辑电路图：画出逻辑电路图：第16页，共105页，编辑于2022年，星期二例例3.53.5：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下

13、楼前，用楼上开关打开电灯，下楼后，开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。解：解：设楼上开关为设楼上开关为A，楼下开关为，楼下开关为B，灯泡为，灯泡为Y。并设。并设A、B闭合闭合时为时为1 1，断开时为，断开时为0 0；灯亮时；灯亮时Y为为1 1，灯灭时，灯灭时Y为为0 0。（1）根据逻辑要求列出真值表。）根据逻辑要求列出真值表。（2）由真值表写逻辑表达式：）由真值表写逻辑表达式：第17页，共105页，编辑于2022年，星期二（3）变换：）变换：用与非门实现用与非门实现 图（图（a）用异或门实现用异或门实现 图图(b)图（图（a）图（图（

14、b）第18页，共105页，编辑于2022年，星期二3.4 常用中规模标准组合模块电路常用中规模标准组合模块电路3.4.1 中规模标准组合模块电路概念中规模标准组合模块电路概念3.4.2 加法器加法器3.4.3 乘法器乘法器3.4.4 数值比较器数值比较器3.4.5 编码器编码器3.4.6 译码器译码器3.4.7 数据选择器数据选择器3.4.8 数据分配器数据分配器第19页，共105页，编辑于2022年，星期二3.4.1 中规模标准组合模块电路概念中规模标准组合模块电路概念在数字系统设计中，有些组合逻辑电路经常出现在各种数字系统在数字系统设计中，有些组合逻辑电路经常出现在各种数字系统中，这些组合

15、逻辑电路包含：中，这些组合逻辑电路包含：译码器译码器、编码器编码器、数据选择器数据选择器、数据分配器数据分配器、加法器加法器、比较比较器器、乘法器乘法器、码组变换器码组变换器等。等。将这些组合逻辑电路制成中规模电路，称为将这些组合逻辑电路制成中规模电路，称为中规模标准组合模块中规模标准组合模块电路电路。第20页，共105页，编辑于2022年，星期二3.4.2 加法器加法器 加法器是构成计算机中算术运加法器是构成计算机中算术运算电路的基本单元。算电路的基本单元。一、一、1位加法器位加法器1 1、1位半加器位半加器真值表真值表输出逻辑表达式输出逻辑表达式逻辑图逻辑图S=AB+AB=ABCO=AB0

16、 00 11 01 100101001A BSCO A BSCO逻辑符号逻辑符号=1AB&SCO 只能将两个只能将两个1 1位二进制数相加，位二进制数相加，不能将低位的进位信号纳入计算的加法不能将低位的进位信号纳入计算的加法器称为器称为1 1位半加器位半加器。输 入输 出第21页，共105页，编辑于2022年，星期二2 2、1位全加器位全加器能将低位的进位信号纳入计算的加能将低位的进位信号纳入计算的加法器称为法器称为全加器全加器。二、多位加法器二、多位加法器两个多位数相加时每一位都可能出现进位两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。信号，因此，必须使用全加器。1 1、串

17、行进位加法器串行进位加法器输入输入输出输出A B CA B CI IC CO O S SCO CIA BS0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11位位全加器全加器真值表真值表1位位全加器全加器输出表达式：输出表达式：逻辑图逻辑图逻辑符号：逻辑符号：0010100110010111第22页，共105页，编辑于2022年，星期二4位位串行进位加法器：串行进位加法器：10011101111例如：做例如：做14+7的运算：的运算：2 2、超前进位加法器超前进位加法器串行进位运算速度慢，用超前进位串行进位运算速度慢，用超前进位法可提高运算速度。法可提高运算速度。

18、不片接时不片接时,芯片芯片74LS8374LS83的的CI CI 端应接低电平。端应接低电平。介绍图介绍图3-143-14加法器图形符号！加法器图形符号！(书上书上P.84)P.84)=(10101)2=16+4+1=(21)10常用常用4位超前进位加法器有位超前进位加法器有74LS83等。等。0 01 11 11 10 0(1110)2+(0111)20CO CIA BSCO CIA BSCO CIA BSCO CIA BS74LS83B3B2B1B0A3A2A1A0S3 S2 S1 S0CICO第23页，共105页，编辑于2022年，星期二原因原因下图为下图为4位二进制超前进位加法器位二进

19、制超前进位加法器74LS283的简化逻辑符号：的简化逻辑符号：扩展到多位数加法器，有：扩展到多位数加法器，有：第24页，共105页，编辑于2022年，星期二A3A0和和B3B0为为4位加数和被加数；位加数和被加数；S3S0为和数；为和数；CO4是向高位的进位信号；是向高位的进位信号；优点：速度快；优点：速度快；缺点：规模大时，元器件较多。缺点：规模大时，元器件较多。第25页，共105页，编辑于2022年，星期二3.4.3 乘法器二进制乘法器是指完成两个二进制数乘法运算的电路。二进制乘法器是指完成两个二进制数乘法运算的电路。介介绍图绍图3-15，74S274乘法器图形符号！乘法器图形符号！(书上

20、书上P.85)利用芯片利用芯片74LS284、74LS285，可以组成集成，可以组成集成4位位4位并行二进制乘法器。位并行二进制乘法器。具体请见书上具体请见书上P.8485，这里略。，这里略。第26页，共105页，编辑于2022年，星期二3.4.4 数值比较器数值比较器一、一位数值比较器：一、一位数值比较器：1位二进制数比较大小，输出信号为比较的结果位二进制数比较大小，输出信号为比较的结果AB 有有 L=1 G=0 M=0 说明说明A比比B大大A=B 有有 L=0 G=1 M=0 说明说明A，B相等相等Abi，则判断，则判断ABaibi，则判断，则判断A B3B2B1B0时，时，Y(AB)为为

21、1，其它两端为，其它两端为0当数码当数码 A3A2A1A0 B3B2B1B0时，时，Y(AB)为为1，其它两端为，其它两端为0当数码当数码 A3A2A1A0=B3B2B1B0时，时，Y(A=B)为为1，其它两端为，其它两端为0I(AB)三个控制输入端，为扩展端，提供各集成片三个控制输入端，为扩展端，提供各集成片间的级联。间的级联。CC14585的的I(AB)始终接高电平；始终接高电平；低位片的低位片的YAB接高位片的接高位片的I(AI6I5I4I3I2I1I0。第47页，共105页，编辑于2022年，星期二I7I6I5I4I3I2I1I0Y2Y1Y01X11101X110001X1010001

22、X10000001X011000001X0100000001X00100000001000其次，其次，根据真值根据真值表，得到输出函表，得到输出函数的表达式：数的表达式：最后，最后，根据输出函数的表达式，画出逻辑电路图。根据输出函数的表达式，画出逻辑电路图。首先，首先，列真值表。列真值表。用输入信号为用输入信号为1表表示有编码请求，示有编码请求，否则相反。否则相反。第48页，共105页，编辑于2022年，星期二 如果要求输入、输出如果要求输入、输出均为反变量，那么只需均为反变量，那么只需要在上述图中的每个输要在上述图中的每个输入端和输出端都加上反入端和输出端都加上反相器就可以了。相器就可以了。

23、第49页，共105页，编辑于2022年，星期二3 3、常用集成编码器常用集成编码器（1）74LS148 8线线3线优先编码器线优先编码器，它有八个输入，它有八个输入端端 ，输入编码为低电平输入编码为低电平“0”有有效效。3个输出编码结果个输出编码结果 ，为，为3 3位二进制位二进制反码。反码。真值表见下页，根据真值表可知：真值表见下页，根据真值表可知：输入输入 时，编码器正常工作时，编码器正常工作，时，所有输出端为高电平。时，所有输出端为高电平。74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS第50页，共105页，编辑于2022年，星期二输入使能端输入使能端输输 入入输输

24、 出出扩展扩展使能输出使能输出1111110111111111111000000010100010101100100101110011010111101000101111101010101111110110010111111101110174LS148 集成集成8线线3线优先编码器的真值表线优先编码器的真值表 第51页，共105页，编辑于2022年，星期二输出输出 为扩展端为扩展端，当输入端有低电平信号输入，且当输入端有低电平信号输入，且S=1时，时，为低电平。因此，为低电平。因此，的低电平表示：的低电平表示：电路工作，而且有编码输入电路工作，而且有编码输入（EWB符号中为符号中为GS）。）。

25、输出输出 为选通输出端为选通输出端，当所有输入为高电平，即没有编码输入且当所有输入为高电平，即没有编码输入且S=1时，时，才是低电平。才是低电平。因此，因此，的低电平表示：的低电平表示：电路工作，但无编码请求电路工作，但无编码请求(EWB符号中符号中为为EO）第52页，共105页，编辑于2022年，星期二例：例：74LS148的级联的级联试用两片试用两片74LS148扩展成扩展成16线线-4线编码器，线编码器，将将 16个低电平输入信号编为个低电平输入信号编为00001111，16个个4位二进制位二进制代码，其中代码，其中 优先级最高，优先级最高，最低。最低。解：解：按照优先级顺序的要求，只有

26、按照优先级顺序的要求，只有 均无输入信号时，才允均无输入信号时，才允许对许对 的输入信号编码，因此的输入信号编码，因此只要把第一片只要把第一片“无编码信号输入无编码信号输入”作为第二片的选通信号作为第二片的选通信号 就行了就行了。第53页，共105页，编辑于2022年，星期二第54页，共105页，编辑于2022年，星期二优先编码器优先编码器74LS14874LS148的应用的应用 74LS14874LS148编码器的应用是非常广泛的。编码器的应用是非常广泛的。例如，常用计算机键例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母盘，其内部就是一个字符编码器。它将键盘上的

27、大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元位二进制数码，送到计算机的中央处理单元CPUCPU，然后再进行处理、，然后再进行处理、存储、输出到显示器或打印机上。存储、输出到显示器或打印机上。还可以用还可以用74LS14874LS148编码器监控炉罐的温度，若其中任何一个编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，炉温超过标准温度或低于标准温度，则检测传感器输出一个则检测传感器输出一个0 0电平到电平到74LS14874LS148编码器的输入端，编

28、码器的输入端，编码器编码后输出三位二进制代码编码器编码后输出三位二进制代码到微处理器进行控制。到微处理器进行控制。第55页，共105页，编辑于2022年，星期二（2）74LS147 二二十进制优先编码器十进制优先编码器 0 0编码有效编码有效 输出输出8421BCD8421BCD反码反码 1010线线 4 4线线（实为实为9 9线线44线线）没有没有 I0 端端:当当I9I1全为全为1时，输出时，输出0000的反码的反码111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3第56页，共105页，编辑于2022年，星期二3.4.6 3.4.6 译码器译码器一译码器的基本概念及

29、工作原理一译码器的基本概念及工作原理译码：译码：编码的逆过程，把输入的二进制代码翻译成所对应的控制信号和信息。编码的逆过程，把输入的二进制代码翻译成所对应的控制信号和信息。译码器：译码器：实现译码功能的数字电路。实现译码功能的数字电路。有多个输入和多个输出的组合电有多个输入和多个输出的组合电路，当其输入有路，当其输入有n位二进制代码时，输出有位二进制代码时，输出有m个表示代码原意的信号。个表示代码原意的信号。对应一组输入二进制代码，有且仅有一个输出为有效电平，其他输出对应一组输入二进制代码，有且仅有一个输出为有效电平，其他输出均为相反电平。有效电平可以为均为相反电平。有效电平可以为“1”1”也

30、可以为也可以为“0”0”。n和和m的关系的关系 m2n,这样才能保证对应一组输入代码，有且仅有这样才能保证对应一组输入代码，有且仅有一个输出与之对应。一个输出与之对应。第57页，共105页，编辑于2022年，星期二二二进制译码器二二进制译码器 输入端为输入端为n个，则输出端为个，则输出端为2n个，且对应于输入代码的个，且对应于输入代码的每一种状态，每一种状态，2n个输出中只有一个为个输出中只有一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）2 2线线44线译码器线译码器3 3线线88线译码器线译码器4 4线线1616线译码器线译码器第58页，共105页，编辑于2

31、022年，星期二逻辑功能：逻辑功能：将输入的每个代码分别译成高电平（或低电平）。将输入的每个代码分别译成高电平（或低电平）。二进制译码器二进制译码器1）真值表真值表3）逻辑图逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2 S 为控制端（片选端、使能端）为控制端（片选端、使能端）常用有常用有：二进制译码器：二进制译码器、二、二 十进制译码器十进制译码器、显示译码器。显示译码器。当当S S=0时，译码器工作；时，译码器工作；当当S S=1时，译码器禁止，时，译码器禁止，所有的输出端均为所有的输出端均为0。输入输入输输 出出A1 A0Y3 Y2 Y1 Y0 1

32、 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01 1、2 2位二进制译码器：位二进制译码器：2）输出表达式输出表达式A11A011S&Y3&Y2&Y1&Y0第59页，共105页，编辑于2022年，星期二4）逻辑符号）逻辑符号(2线线4线译码器线译码器)输出输出0有效的有效的2线线4线译码器可用与非门构成，线译码器可用与非门构成，输出输出1有效有效5）常用集成）常用集成2线线4线译码器线译码器0m=01AA=1m2Y2m=3Y3m=01AA=74LS139：双双2线线4线译码器线译码器输出输出0有效有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3

33、Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式输出逻辑表达式第60页，共105页，编辑于2022年，星期二2.2.2.2.例：用与非门设计例：用与非门设计例：用与非门设计例：用与非门设计3 3 3 3线线线线8888线译码器线译码器线译码器线译码器解：解：（1）列出译码表：）列出译码表：第61页，共105页，编辑于2022年，星期二（2）写出各输出函数表达式：）写出各输出函数表达式：看出什么奥妙了吗？！看出什么奥妙了吗？！Y0：三变量的最小项：三变量的最小项m0Y1：三变量的最小项：三变量的最小项m1 Y7：三

34、变量的最小项：三变量的最小项m7 以后有什么简单的逻辑函数，都化成以后有什么简单的逻辑函数，都化成最小项之和，然后用译码器来构成该逻最小项之和，然后用译码器来构成该逻辑函数的电路图。辑函数的电路图。第62页，共105页，编辑于2022年，星期二（3 3）画出逻辑电路图：）画出逻辑电路图：第63页，共105页，编辑于2022年，星期二3、综上所述、综上所述1）同理）同理,四位二进制译码器为四位二进制译码器为4线线16线译码器。线译码器。2）二进制译码器就是）二进制译码器就是n线线2n线译码器线译码器，即，即，n变变量全部最小项的译码器。量全部最小项的译码器。4、三位二进制译码器、三位二进制译码器

35、 三位二进制译码器即三位二进制译码器即3线线8线译码器线译码器，常用，常用3线线8线译码器有线译码器有74LS138。逻辑符号逻辑符号（输出（输出0有效）：有效）：A0A2为输入端，译码状态下，为输入端，译码状态下，其二进制编码其二进制编码07依次对应依次对应8个输出，个输出，它能将三位二进制数的每个代码分别译成低电平。它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0 S1、S2、S3是三个选通控制端，当控制端是三个选通控制端，当控制端 时，时，译码器处于工作状态；译码器处于工作状态；译码器禁止时，所有输出端都输出无效电平（高电

36、平）。译码器禁止时，所有输出端都输出无效电平（高电平）。第64页，共105页，编辑于2022年，星期二74LS138 内部电路内部电路第65页，共105页，编辑于2022年，星期二5 5、译码器的应用、译码器的应用（1）实现逻辑函数）实现逻辑函数由于译码器的每个输出端分别与一个最小项相对由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻应，因此辅以适当的门电路，便可实现任何组合逻辑函数。辑函数。例例1 1：试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：第66页，共105页，编辑于2022年，星期二Y0好像三变量的最小项好像三变量的最小项m0

37、Y1就是三变量的最小项就是三变量的最小项m1 Y7就是三变量的最小项就是三变量的最小项m73-8译码器输出：译码器输出：第67页，共105页，编辑于2022年，星期二解：解：将逻辑函数转换成最小项表达式，再转换成与非将逻辑函数转换成最小项表达式，再转换成与非与与非形式。非形式。=m3+m5+m6+m7=该函数有三个变量，所以选用该函数有三个变量，所以选用3线线8线译码器线译码器74LS138。用一片用一片74LS138加一个与非门就可实现逻辑函数加一个与非门就可实现逻辑函数Y，逻，逻辑图如图辑图如图1所示。所示。第68页，共105页，编辑于2022年，星期二第69页，共105页，编辑于2022

38、年，星期二（2 2）译码器的扩展）译码器的扩展）译码器的扩展）译码器的扩展G1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用两片用两片74LS138扩展为扩展为4线线16线译码器线译码器 第70页，共105页，编辑于2022年，星期二 当当A A3 3=0=0时，时，低位片低位片74LS138(1)74LS138(1)工作，对输入工作，对输入A A3 3、A A2 2、A A1 1、A

39、 A0 0进行译码，还原出进行译码，还原出Y Y0 0Y Y7 7，而高，而高位禁止工作；位禁止工作；当当A A3 3=1=1时，时，高位片高位片74LS138(2)74LS138(2)工作，还原出工作，还原出Y YY Y5 5，而低位片禁止工作。，而低位片禁止工作。第71页，共105页，编辑于2022年，星期二三、显示译码器三、显示译码器能直接驱动数字显示器或能同显示器配合使用的译能直接驱动数字显示器或能同显示器配合使用的译码器称为码器称为显示译码器显示译码器。常用的显示译码器能驱动七段数。常用的显示译码器能驱动七段数码管，即七段字符显示器。码管，即七段字符显示器。第72页，共105页，编辑

40、于2022年，星期二1 1七段字符显示器七段字符显示器七段字符显示器（七段数码管）是用七个发光二极管做成七段字符显示器（七段数码管）是用七个发光二极管做成a,b,c,d,e,f,ga,b,c,d,e,f,g七段，构成七段发光二极管（七段，构成七段发光二极管（LEDLED）显示器。按内部连接）显示器。按内部连接方式不同，七段数字显示器分为方式不同，七段数字显示器分为共阴极共阴极和和共阳极共阳极两种。两种。（a）管脚排列图管脚排列图;(b)共阴极接线图共阴极接线图;(c)共阳级接线图共阳级接线图第73页，共105页，编辑于2022年，星期二图图 3 七段数字显示器发光段组合图七段数字显示器发光段组

41、合图第74页，共105页，编辑于2022年，星期二2 2七段显示译码器七段显示译码器七段显示译码器是驱动上述七段显示器的专用译码器，它可以把输入七段显示译码器是驱动上述七段显示器的专用译码器，它可以把输入的二的二-十进制代码转换成七段显示器所需的输入信息，以使七段显示十进制代码转换成七段显示器所需的输入信息，以使七段显示器显示正确的数码。器显示正确的数码。第75页，共105页，编辑于2022年，星期二原理：原理：如果在七段数码管如果在七段数码管上显示数字上显示数字4，则需，则需f,g,b,c为为1，其它为，其它为0。十进制数字十进制数字4对应的二进对应的二进制代码为制代码为0100，即对译，即

42、对译码器而言，当输入码器而言，当输入ABCD=0100时，译码时，译码输出应该是输出应该是b c f g有效。有效。该译码器的真值表该译码器的真值表第76页，共105页，编辑于2022年，星期二适用于适用于七段共阴极显示管的译码器七段共阴极显示管的译码器集成电路有集成电路有7448，74LS48等；适用于等；适用于共阳极七段数码管显示器的译码器共阳极七段数码管显示器的译码器有有7447，74LS47等。等。3芯片介绍芯片介绍7447的管脚排列图的管脚排列图（共阳极）（共阳极）A，B，C，D是译码器的输入信号；是译码器的输入信号；译码输出译码输出ag：低电平有效（供共阳）；低电平有效（供共阳）；

43、LT：试灯信号输入，试灯信号输入，LT=0且且BI=1时，时，ag全为低电平，七段同时亮。全为低电平，七段同时亮。RBI：灭灭0输入信号输入信号RBI=0（LT=1）时，不显示数码时，不显示数码0。目的是为了能把。目的是为了能把 不希望显示的不希望显示的0熄灭。熄灭。BI/RBO：(1)BI熄灭信号输入：熄灭信号输入：即当其有效（低电平即当其有效（低电平)时，时，ag全全1，使数码管不亮。，使数码管不亮。(2)RBO灭灭0输出：输出：即当即当RBI=0时，时，RBO=0，表示译码器已将本来应该显示，表示译码器已将本来应该显示 的零熄灭了。的零熄灭了。第77页，共105页，编辑于2022年，星期

44、二3.4.7 数据选择器数据选择器数据选择器的功能：数据选择器的功能：在多个通道中，选择其中的某一路；或在多个通道中，选择其中的某一路；或者多个信息中选择其中的某一个信息传送或加以处理。者多个信息中选择其中的某一个信息传送或加以处理。涉及到：怎么选择到其中的某一路，把这一路信号传出。涉及到：怎么选择到其中的某一路，把这一路信号传出。编码器编码器：输入为一个事件的某种状态，输出是对他的二进制编码。：输入为一个事件的某种状态，输出是对他的二进制编码。译码器译码器：输入一个二进制码，输出对应的原意信号为有效。：输入一个二进制码，输出对应的原意信号为有效。数据选择器：数据选择器：输入多个通道信号，在另

45、一个输入称为地址的输入多个通道信号，在另一个输入称为地址的控制下，将该地址指向的通道信号传送给输出端。控制下，将该地址指向的通道信号传送给输出端。第78页，共105页，编辑于2022年，星期二数据选择器类似于一个单刀多掷开关，例如：数据选择器类似于一个单刀多掷开关，例如：作用：作用：通过开关通过开关K置于不同位置，置于不同位置，S0S3，而，而将不同路的数据将不同路的数据D0D3传送出去，传送出去，D0D3为数为数据输入端，据输入端，S0S3为选择（地址）输入端，为选择（地址）输入端，输出：输出：F=S0D0+S1D1+S2D2+S3D3第79页，共105页，编辑于2022年，星期二一、一、4

46、选选1数据选择器设计数据选择器设计（一）逻辑抽象（一）逻辑抽象1、输入、输出信号分析输入、输出信号分析输入信号输入信号：4路数据，用路数据，用D0，D1，D2，D3表示。表示。输出信号输出信号：用：用Y表示，它可以是表示，它可以是4路数据中的任意一路，究竟是哪一路，路数据中的任意一路，究竟是哪一路，要由控制信号要由控制信号A1，A0决定。决定。2、控制信号约定：控制信号约定：令令A1A0=00时，时，Y=D0 A1A0=01时，时，Y=D1 A1A0=10时，时，Y=D2 A1A0=11时，时，Y=D33、真值表真值表输入输入 输出输出A1 A0 Y0 0 D00 1 D11 0 D21 1

47、D3第80页，共105页，编辑于2022年，星期二（二）逻辑表达式（二）逻辑表达式（三）逻辑图（三）逻辑图A1，A0也叫地址码或地址也叫地址码或地址 控制信号。控制信号。随着随着A1，A0取值不同，与或门取值不同，与或门中被打开的与门随之改变。中被打开的与门随之改变。第81页，共105页，编辑于2022年，星期二二、集成数据选择器二、集成数据选择器(MUX)74HC153是一个是一个双双4选选1数据选择器数据选择器这里这里以以74LS151(八选一八选一)为例：为例：74LS151有有3个地址输入端个地址输入端A2、A1、A0；可选择；可选择D7D0一共一共8个数据源；具有两个数据源；具有两个

48、互补输出端个互补输出端Y，；1个选通控制端个选通控制端 （低电平有效）。（低电平有效）。MUXEN7 6 5 4 3 2 1 0 2 0 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 Y A2 A1 A0 输 出 输 入0 1第82页，共105页，编辑于2022年，星期二三、数据选择器的扩展三、数据选择器的扩展1 1、输出扩展、输出扩展上面讨论的是上面讨论的是1位二进制数据选择器，如果需要选择多位二进制位二进制数据选择器，如果需要选择多位二进制（一组）时，可由几个（一组）时，可由几个1位数据选择器并联组成，即将它们的位数据

49、选择器并联组成，即将它们的使能控制端联在一起，相应的地址输入端联在一起。使能控制端联在一起，相应的地址输入端联在一起。2 2、输入扩展：、输入扩展：由由8选选1组成组成16选选1、24选选1.如果将数据选择器的使能端作为地址输入，可以将两片如果将数据选择器的使能端作为地址输入，可以将两片74LS151连接成一个连接成一个16选选1的数据选择器。的数据选择器。第83页，共105页，编辑于2022年，星期二例：例：将两片将两片74LS151连接成一个连接成一个十六选一的数据选择器十六选一的数据选择器。解：解：十六选一的数据选择器的地址输入端有四位，最高位十六选一的数据选择器的地址输入端有四位，最高

50、位A3的输入可以由的输入可以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入端由两片两片八选一数据选择器的使能端接非门来实现，低三位地址输入端由两片74LS151的地址输入端相连而成，连接图如下图所示。的地址输入端相连而成，连接图如下图所示。当当A30时，由下图可时，由下图可知，低位片知，低位片74LS151工作，工作，A3A2A1A0选择数据选择数据D0D7输出；输出；A31时时，高位片工作，高位片工作，选择选择D8D15进行输出。进行输出。第84页，共105页，编辑于2022年，星期二四、用数据选择器实现组合逻辑函数四、用数据选择器实现组合逻辑函数（一）基本原理和步骤（一）基本原