《数字电子技术讲义 第三章 组合逻辑电路ggql.docx》由会员分享，可在线阅读，更多相关《数字电子技术讲义 第三章 组合逻辑电路ggql.docx（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第三章 组合合逻辑电电路根据组合合逻辑电电路的不不同特点点，数字字电路分分成：组组合逻辑辑电路（组组合电路路）时序逻辑辑电路（时时序电路路）组合逻辑辑电路的的特点：任意时时刻的输输出仅仅仅取决于于该时刻刻的输入入，与电电路原来来状态无无关。（i=11，2，m）3.1组组合逻辑辑电路的的分析组合逻辑辑电路的的分析方方法：11）由逻逻辑图写写出各输输出端的的逻辑表表达式2）化简简和变换换各逻辑辑表达式式3）列真真值表4）分析析确定功功能例：3.1.1分析加加法器 半半加器真真值表输 入入输 出出ABSCO0 000 000 111 001 001 001 110 11(1)11位加法法器1）半加加
2、器不考虑由由低位进进位来的的加法器器输 入输 出输 入输 出CIABBSCOCIABBSCO0 0 00 001 0 01 000 0 11 001 0 10 110 1 01 00 1 1 00 110 1 10 111 1 11 112）全加加器考虑低位位进位的的加法器器 全加加器真值值表S“奇数数个1时时，S为1”CI“两个以以上1时时，CII为1”(2)多多位加法法器1、并行行相加串串行进位位的加法法器例如：四四位二进进制数AA3 A2A1A0和B3B3B3B3相加每位进位位信号作作为高位位的输入入信号串行行进位故任一位位的加法法运算必必须在低低一位的的运算完完成后才才能进行行速度度慢
3、2、超前前进位每位的进进位只由由加数和和被加数数决定，而而与低位位的进位位无关。3.1.2分析数数据选择择器数据分配配器：将将公共数数据线上上的信号号送往不不同的通通道数据选择择器：将将不同通通道的信信号送往往公共数数据线74LSS1533为例：通过给给定不同同的地址址代码，即即可从44个输入入数据中中选出所所要得输输出函数式：总结：11、数据选选择器可可将多通通道输入入的数据据有选择择的传送送到输出出端2、数据据选择器器还可作作为一般般的逻辑辑函数产产生器，一一个2nn选一的的数据选选择器可可以产生生n或少于于n个输入入变量的的逻辑函函数3、构成成逻辑函函数产生生器的关关键是确确定常量量输入
4、端端的逻辑辑值。可可由导出出的最小小项或真真值表获获得。输 入输 出出A1A00D13DD12D11D10Y110000DD10D10001D111D11010D122D12011D13D133.1.3分析多多路分配配器3.1.4分析数数值比较较器(1)11位数值值比较器器两个数AAB比较较（AB，A数数据选择择器地址址输入端端个数，分分离变量量。例：用774LSS1511（8选选1）实实现解：输出函数数：得：D00=D1=D2=D4=0，DD3=D5=D6=D7=1例：用774LSS1533（双44选1）实实现解：F的的最小项项表达式式：选择器输输出函数数：则有：AA1=A，A0=B，D11=11，D12=0，D13=C，Y1=F3.4.2用译码码器设计计其他逻逻辑电路路1、用译译码器实实现逻辑辑函数，例：用774LSS1388实现解：例：用774LSS1388实现一一个多输输出的组组合逻辑辑电路，输输出函数数为：，解：2、用译译码器作作多路分分配器用74LLS1338实现现多路分分配器的的功能。解：，