《印制电路板设计规范(生产可测性要求).pdf》由会员分享，可在线阅读，更多相关《印制电路板设计规范(生产可测性要求).pdf（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 2001-10-29 发布 2001-11-05 实施 深圳市中兴通讯股份有限公司 发 布印制电路板设计规范 生产可测性要求 Q/ZX 04.100.3-2001 Q/ZX 深圳市中兴通讯股份有限公司企业标准(设计技术标准)前 言 前 言 产品大批量的生产，需要进行在线测试和功能测试，所以印制电路板设计时就应考虑在线测试以及研制生产测试设备的可行性与方便性。本标准是 Q/ZX 04.100印制电路板设计规范的一个组成部分。Q/ZX 04.100印制电路板设计规范包括以下部分：第 1 部分（即 Q/ZX 04.100.1）：文档要求；第 2 部分（即 Q/ZX 04.100.2）：工艺性要求；
2、第 3 部分（即 Q/ZX 04.100.3）：生产可测性要求；本标准是第 3 部分，从生产可测性方面对印制电路板设计提出要求。本标准由 Q/ZX 04.100.3-2000印制电路板设计规范生产可测性要求修订而成，主要修订以下内容：a）2.1 在线测试定义中增加“也称内电路测试，也就是在单板上对器件进行测试的一种方法。”；b）4.1.3“除了上述两种情况及本标准 4.4 所描述的情况以外，每个布线网络都应当设置一个测试点，在单板电源和地走线上，每 2A 电流至少有一个测试点。测试点尽量集中在焊接面，且要求均匀均匀分布在单板上。”C）4.2.1 d）中增加“优先选用 d1.8 mm（70 mi
3、l），可以选用 d1.25 mm（50 mil）”；d)4.3.1“必须在单板对角线处至少设置二个定位孔。”；e）4.3.2“定位孔标准孔径 3.2mm0.05mm,针对公司不同产品的单板也可采用以下优选孔径：2.8mm0.05mm，3.0mm0.05mm,3.5mm0.05mm 和 4.5mm0.05mm。对于同一产品的不同单板（如 ZXJ10 的 DT 板和 PP 板等），若 PCB 外形尺寸相同，则定位孔的位置也必须统一。”本标准自实施之日起代替 Q/ZX 04.100.3-2000。本标准由深圳市中兴通讯股份有限公司康讯研究所提出，技术中心技术部归口。本标准起草部门：康讯研究所 本标准
4、主要起草人：丁国兴 刘燕 本标准首次修订人：李宏伟 本标准于 2000 年 4 月首次发布，于 2001 年 10 月首次修订。Q/ZX 04.100.3-2001 深圳市中兴通讯股份有限公司 20011029 批准 20011105 实施 1 1 范围 本标准规定了印制电路板的生产可测性设计要求。本标准适用于印制电路板的设计。2 定义 本标准采用下列定义。2.1 在线测试 也称内电路测试，也就是在单板上对器件进行测试的一种方法。通过在线测试仪在被测试单板上的测试点上施加测试探针来测试器件，网络电气特性的一种测试方法。2.2 功能测试 通过功能测试仪模拟被测试单板实际运行的环境来确认单板所有的
5、功能的一种测试方法。3 基本要求 3.1 总体方案确定的子系统、模块或单板应有通讯接口。3.2 为子模块和单板所确定的软件和硬件接口应尽量统一和标准。3.3 应尽量采用具有自检和自环等自测试功能的元器件。3.4 在总体方案中为子模块和单板的自测试功能分配或预留一定的命令编码。3.5 为使在线测试可行和方便，单板上的元器件（特别是 SMT 器件）应设计测试点，或者采用具有边界扫描测试（BST）功能的 IC。4 在线测试对印制电路板设计的要求 目前公司主要采用针床式在线测试仪进行单板的在线测试工作，以下测试点尺寸和密度的要求也是针对针床式在线测试仪提出来的。公司将不断开发和引进新的测试技术和测试设
6、备，届时本标准将根据需要得到修订。4.1 测试点的设置准则 4.1.1 如果一个节点网络中有一个节点是连接到贯穿的器件上，那么不必设置测试点。4.1.2 如果一个节点网络中连接的所有元件所有元件都是边界扫描器件（都是数字器件），那么此网络不必设计测试点。4.1.3 除了上述两种情况及本标准 4.4 所描述的情况以外，每个布线网络都应当设置一个测试点，在单板电源和地走线上，每 2A 电流至少有一个测试点。测试点尽量集中在焊接面，且要求均匀均匀分布在单板上。4.1.4 测试点的密度不超过 30 个/inch2。Q/ZX 04.100.3 2001 代替 Q/ZX 04.100.3-2000 深圳市
7、中兴通讯股份有限公司企业标准（设计技术标准）印制电路板设计规范 生产可测性要求 Q/ZX 04.100.3-2001 2 4.2 测试点的尺寸要求 4.2.1 测试点的自身尺寸要求 a）尽量使元器件装在 A 面（Top side），B 面（Bottom side）器件高度应尽量避免超过 150mil；b）采用金属化通孔，通孔大小为外0.9 mm（36 mil）,内0.5 mm（20 mil）；c）或采用单面测试焊盘，焊盘大小0.9 mm（36 mil）；d）相邻测试点的中心间距,优先选用 d1.8 mm（70 mil），可以选用 d1.25 mm（50 mil）；e）测试点是必须可以过锡的（打
8、开防焊层）。4.2.2 测试点与通孔的间距 d（见图 1）?推荐 0.5 mm（20 mil）?最小 0.38 mm（15 mil）图 1 测试点与通孔间距 4.2.3 测试点与器件焊盘间距 d（见图 2）?推荐 0.5 mm（20 mil）?最小 0.38 mm（15 mil）图 2 测试点与器件焊盘间距 4.2.4 测试点与器件体间距 d（见图 3）?推荐 1.27mm（50 mil）?最小 0.76mm（30 mil）图 3 测试点与器件体间距 4.2.5 测试点与铜箔走线间距 d（见图 4）?推荐 0.5 mm（20 mil）?最小 0.38 mm（15 mil）图 4 测试点与铜箔走
9、线间距 Test padVia ddddQ/ZX 04.100.3-2001 3 4.2.6 测试点与板边缘间距 d（见图 5）?最小 3.18 mm（125 mil）图 5 测试点与板边缘间距 4.2.7 测试点与定位孔间距 d（见图 6）?最小 5 mm（200 mil）图 6 测试点与定位孔间距 4.3 定位孔要求 4.3.1 必须在单板对角线处至少设置二个定位孔。4.3.2 定位孔标准孔径 3.2mm0.05mm,针对公司不同产品的单板也可采用以下优选孔径：2.8mm0.05mm，3.0mm0.05mm,3.5mm0.05mm 和 4.5mm0.05mm。对于同一产品的不同单板（如 Z
10、XJ10 的 DT 板和 PP 板等），若 PCB 外形尺寸相同，则定位孔的位置也必须统一。注：本标准生效以前，定位孔允许采用其它尺寸。Edge of boarddd Test pad定位孔 dQ/ZX 04.100.3-2001 4 4.3.3 定位孔为光孔，即非金属化的通孔（射频板除外）；4.3.4 如果已有安装孔（扣手安装孔除外）满足上述要求，不必另设定位孔。4.4 器件特殊引脚的处理 4.4.1 为了加强数字测试的隔离效果，减少反驱动对数字器件的损坏，Enable、Set、Reset、Clear 和三态控制脚等引脚不能直接连接至电源或地。必须接一个上拉或下拉电阻（不小于470），典型值
11、为 1K。4.4.2 对于时序电路，元件的复位、预置端，即使在电路中不用，也要留下测试点，这样可以提高时序电路的初始状态的预置能力，简化测试过程。如果需要接地或接电源则按照上述的规定进行设计。4.4.3 所有的 Flash Memory、FPGA、CPLD 等需要在线编程的器件必须在所有的管脚上留出测试点。测试点的大小间距按照上面的规定执行。4.4.4 有共用电路的不同器件应分别控制，如图 7 所示。避 免 使 用 推 荐 使 用 图 7 共用电路器件 4.4.5 尽量选择具有边界扫描测试 BST（Boundary Scan Test,BST）的 IC，并在使用中满足以下要求：a）如果单板上有
12、两个或两个以上的边界扫描芯片，必须形成一个单一的边界扫描链。如图 8。所有芯片的 TCK、TMS、TRST（若有的话）连在一起；b）第一块芯片的 TDO 连第二块的 TDI，依次类推，直至最后一片；c）如图 8 所示 CTDI、CTCK、CTMS、CTRST 网络上均接有上拉或下拉电阻，避免引脚悬空，典型电阻值取 1K；d）在如图标有 处，均须设置测试点；OE OE OE OE Q/ZX 04.100.3-2001 5 图 8 边界扫描芯片测试点 e）在两个有边界扫描功能的芯片之间存在一些非边界扫描芯片，如果这些非边界扫描芯片的逻辑不复杂，（例如，74 系列的中小规模逻辑芯片）那么这些与边界扫
13、描芯片相连的非边界扫描芯片的引脚可以不加测试点。f）若按图 8 所示的连接方式对功能的实现带来影响，可以对每一个带有边界扫描的IC 的 TDI、TDO、TCK、TMS 和 TRST(若有的话)分别连出并设有测试点，测试时可以对每一个带有边界扫描的 IC 单独进行测试，或通过夹具连成图 8 的形式进行测试。5 功能测试方面的可测性设计要求 5.1 对于具有 CPU 系统的单板，在连接器的插针上引出通讯接口（如：8031 系统中可将串行口接出）。5.2 各单板的硬软件接口应统一和标准，如使用统一的通讯接口等。5.3 连接器上的输出插针应具有足够的驱动能力（扇出降额），以便驱动测试板。5.4 对于频
14、率较高的连接器插针，应提供阻抗匹配数据，以便自制设备人员设计 PCB 板时考虑阻抗匹配问题。5.5 单板设计应尽量满足带电插拔要求。5.6 产品结构应使单板插拔方便。5.7 单板版本升级时尽量不改变硬件接口。5.8 单板设计时应尽量提高单板的自测试能力，如将输入输出信号设计在板内可进行自环或者在单板接口处手工自环。5.9 单板软件应对所有能进行自检的芯片进行自检测试。5.10 单板的自测试结果应能按一定的通讯协议通过通讯接口向板外输出。5.11 单板应可以由外部设备通过通讯口按一定的通讯协议实现该单板的所有功能配置。5.12 为提高测试设备的开发效率，当被测试对象采用了新的技术和芯片时，产品开发部门应提供这方面的技术支持。5.13产品开发部应及时向康讯研究所提供开发测试设备所需的资料，单板若有改版，产品开发部也应及时通知康讯研究所，以便康讯研究所能及时提供满足生产测试要求的测试设备。CTDI CTCK CTMS CTRST TDI TDO TCK TMS TRST TDI TDOTCK TMS TRSTTDI TDOTCK TMS TRST