《第六章原理图输入方法PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第六章原理图输入方法PPT讲稿.ppt（81页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第六章原理图输入方法第1页，共81页，编辑于2022年，星期三EDAEDA技术技术实用教程实用教程教学导航教学导航任务任务5 5 基于原理图实现的基本门电路设计基于原理图实现的基本门电路设计任务任务6 6 基于原理图实现的基于原理图实现的1 1位全加器设计位全加器设计 任务任务7 7 设计设计频率计频率计任务任务8 8 基于基于LPM_COUNTERLPM_COUNTER的数控分频器设计的数控分频器设计 第2页，共81页，编辑于2022年，星期三任务任务5 5：基于原理图实现的基本门电路设计基于原理图实现的基本门电路设计操作演示基本门电路设计：操作演示基本门电路设计：与门、非门、与非门、异或门
2、等与门、非门、与非门、异或门等操作演示基本操作演示基本7474系列电路设计：系列电路设计：7493 74390 74154 74374 742487493 74390 74154 74374 74248第3页，共81页，编辑于2022年，星期三任务任务6 6：基于原理图实现的基于原理图实现的1位全加器设计位全加器设计 z1位全加器位全加器原理图方式设计方法原理图方式设计方法:z（1 1）为本项工程设计建立文件夹）为本项工程设计建立文件夹z（2 2）输入设计项目和存盘）输入设计项目和存盘z（3 3）将设计项目设置成工程文件）将设计项目设置成工程文件(PROJECT)(PROJECT)z（4 4）
3、选择目标器件并编译）选择目标器件并编译z（5 5）时序仿真）时序仿真z（6 6）引脚锁定）引脚锁定z（7 7）编程下载）编程下载z（8 8）设计顶层文件）设计顶层文件z（9 9）补充说明）补充说明 第4页，共81页，编辑于2022年，星期三本章主要内容：z1 1、原理图方式设计方法、原理图方式设计方法z（1 1）为本项工程设计建立文件夹（）为本项工程设计建立文件夹（2 2）输入设计项目和存盘）输入设计项目和存盘z（3 3）将设计项目设置成工程文件）将设计项目设置成工程文件(PROJECT)(PROJECT)z（4 4）选择目标器件并编译）选择目标器件并编译z（5 5）时序仿真（）时序仿真（6
4、6）引脚锁定（）引脚锁定（7 7）编程下载）编程下载z（8 8）设计顶层文件）设计顶层文件z（9 9）补充说明）补充说明 z2 2、（1 1）设计有时钟使能的两位十进制计数器）设计有时钟使能的两位十进制计数器z 1)1)设计电路原理图。设计电路原理图。z 用用7439074390设计一个有时钟使能的两位十进制计数设计一个有时钟使能的两位十进制计数z 2)2)计数器电路实现计数器电路实现z 3)3)波形仿真波形仿真z （2 2）频率计主结构电路设计频率计主结构电路设计z （3 3）测频时序控制电路设计）测频时序控制电路设计z （4 4）频率计顶层电路设计）频率计顶层电路设计 第5页，共81页，编
5、辑于2022年，星期三6.1 1位全加器设计向导位全加器设计向导6.1.1 基本设计步骤基本设计步骤步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹注意：注意：文件夹名不能用中文，且不可带空格。文件夹名不能用中文，且不可带空格。第6页，共81页，编辑于2022年，星期三为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！第7页，共81页，编辑于2022年，星期三步骤步骤2：输入设计项目和存盘：输入设计项目和存盘图图6-1 进入进入MAX+plusII，建立一个新的设计文件建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文
6、件第8页，共81页，编辑于2022年，星期三图图6-2 元件输入对话框元件输入对话框首先在这里用鼠标右键产生此窗，并选择“Enter Symbol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUT第9页，共81页，编辑于2022年，星期三图图6-3 将所需元件全部调入原理图编辑窗将所需元件全部调入原理图编辑窗连接好的原理图连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器第10页，共81页，编辑于2022年，星期三图图6-4 连接好原理图并存盘连接好原理图并存盘首先点击这里文件名取为：
7、h_adder.gdf注意，要存在自己建立的文件夹中第11页，共81页，编辑于2022年，星期三步骤步骤3：将设计项目设置成工程文件：将设计项目设置成工程文件(PROJECT)图图6-5 将当前设计文件设置成工程文件将当前设计文件设置成工程文件首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变第12页，共81页，编辑于2022年，星期三注意，此路径指向当前的工程！第13页，共81页，编辑于2022年，星期三步骤步骤4：选择目标器件并编译：选择目标器件并编译 图6-6 选择最后实现本项设计的目标器件选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择AC
8、EX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来第14页，共81页，编辑于2022年，星期三图图6-7 对工程文件进行编译、综合和适配等操作对工程文件进行编译、综合和适配等操作选择编译器编译窗第15页，共81页，编辑于2022年，星期三消去消去Quartus适配操作适配操作选择此项消去这里的勾第16页，共81页，编辑于2022年，星期三完成编译！完成编译！第17页，共81页，编辑于2022年，星期三步骤步骤5：时序仿真：时序仿真(1)建立波形文件。建立波形文件。首先选择此项，为仿真测试新建一个文件选择波形编辑器文件第18页
9、，共81页，编辑于2022年，星期三(2)输入信号节点。输入信号节点。图图6-8 从从SNF文件中输入设计文件的信号节点文件中输入设计文件的信号节点从从SNF文件中文件中输入设计文件输入设计文件的信号节点的信号节点点击点击“LIST”SNF文件中文件中的信号节点的信号节点第19页，共81页，编辑于2022年，星期三图图6-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点用此键选择左窗用此键选择左窗中需要的信号中需要的信号进入右窗进入右窗最后点击最后点击“OK”第20页，共81页，编辑于2022年，星期三图图4-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点(3)设置波
10、形参量。设置波形参量。图图6-10 在在Options菜单中消去网格对齐菜单中消去网格对齐Snap to Grid的选择的选择(消去对勾消去对勾)消去这里的勾，消去这里的勾，以便方便设置以便方便设置输入电平输入电平第21页，共81页，编辑于2022年，星期三(4)设定仿真时间。设定仿真时间。图图6-11 设定仿真时间设定仿真时间选择选择END TIME调整仿真时间调整仿真时间区域。区域。选择选择60微秒微秒比较合适比较合适第22页，共81页，编辑于2022年，星期三(5)加上输入信号。加上输入信号。图图6-12 为输入信号设定必要的测试电平或数据为输入信号设定必要的测试电平或数据(6)波形文件
11、存盘。波形文件存盘。图图6-13 保存仿真波形文件保存仿真波形文件用此键改变仿真用此键改变仿真区域坐标到合适区域坐标到合适位置。位置。点击点击1，使拖黑，使拖黑的电平为高电平的电平为高电平第23页，共81页，编辑于2022年，星期三(7)运行仿真器。运行仿真器。图图6-14 运行仿真器运行仿真器选择仿真器选择仿真器运行仿真器运行仿真器第24页，共81页，编辑于2022年，星期三(8)观察分析半加器仿真波形观察分析半加器仿真波形。图图6-15 半加器半加器h_adder.gdf的仿真波形的仿真波形第25页，共81页，编辑于2022年，星期三(9)为了精确测量半加器输入与输出波形间的延时量，可打开
12、时序分析器为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图图6-16 打开延时时序分析窗打开延时时序分析窗选择时序分析器选择时序分析器输入输出输入输出时间延迟时间延迟第26页，共81页，编辑于2022年，星期三(10)包装元件入库。包装元件入库。选择菜单选择菜单“File”“Open”File”“Open”，在在“Open”Open”对话框中选择原理对话框中选择原理图编辑文件选项图编辑文件选项“Graphic Editor Files”Graphic Editor Files”，然后选择然后选择h_adder.gdfh_adder.gdf，重新打开半加器设计文件，然后选择如图重
13、新打开半加器设计文件，然后选择如图6-56-5中中“File”File”菜单的菜单的“Create Default Symbol”Create Default Symbol”项，将当前文件变项，将当前文件变成了一个包装好的单一元件成了一个包装好的单一元件(Symbol)Symbol)，并被放置在工程路径指定并被放置在工程路径指定的目录中以备后用。的目录中以备后用。第27页，共81页，编辑于2022年，星期三步骤步骤6：引脚锁定：引脚锁定可选择键可选择键8作为半作为半加器的输入加器的输入“a”选择实验电路结构图选择实验电路结构图6选择键选择键8作为半加作为半加器的输入器的输入“b”可选择发光管可
14、选择发光管8作为半加器的作为半加器的进位输出进位输出“co”可选择发光管可选择发光管8作为半加器的作为半加器的和输出和输出“so”第28页，共81页，编辑于2022年，星期三选择实验板上选择实验板上插有的目标器件插有的目标器件目目标标器器件件引引脚脚名名和和引引脚脚号号对对照照表表键键8的引脚名的引脚名键键8的引脚名的引脚名对应的引脚号对应的引脚号第29页，共81页，编辑于2022年，星期三 引脚对应情况引脚对应情况实验板位置实验板位置 半加器信号半加器信号 通用目标器件引脚名通用目标器件引脚名 目标器件目标器件EP1K30TC144引脚号引脚号 1、键、键8：a PIO13 272、键、键7
15、 b PIO12 263、发光管、发光管8 co PIO23 394、发光管、发光管7 so PIO22 38第30页，共81页，编辑于2022年，星期三步骤步骤6：引脚锁定：引脚锁定选择引脚选择引脚锁定选项锁定选项引脚窗引脚窗第31页，共81页，编辑于2022年，星期三此处输入此处输入信号名信号名此处输入此处输入引脚名引脚名按键按键“ADD”即可即可注意引脚属性注意引脚属性错误引脚名将错误引脚名将无正确属性！无正确属性！第32页，共81页，编辑于2022年，星期三再编译一次，再编译一次，将引脚信息将引脚信息进去进去第33页，共81页，编辑于2022年，星期三选择编程器，选择编程器，准备将设计
16、准备将设计好的半加器好的半加器文件下载到目文件下载到目器件中去器件中去编程窗编程窗第34页，共81页，编辑于2022年，星期三步骤步骤7：编程下载：编程下载(1)下载方式设定。下载方式设定。图图6-18 设置编程下载方式设置编程下载方式 在编程窗打开在编程窗打开的情况下选择的情况下选择下载方式设置下载方式设置选择此项下选择此项下载方式载方式第35页，共81页，编辑于2022年，星期三步骤步骤7：编程下载：编程下载(1)下载方式设定。下载方式设定。图图4-18 设置编程下载方式设置编程下载方式(2)下载。下载。图图6-19 向向EF1K30下载配置文件下载配置文件下载（配置）下载（配置）成功！成
17、功！第36页，共81页，编辑于2022年，星期三若键若键8、7为高电平为高电平进位进位“co”为为1和和“so”为为0选择电路选择电路模式为模式为“6”模式选择键模式选择键第37页，共81页，编辑于2022年，星期三步骤步骤8：设计顶层文件：设计顶层文件(1)仿照前面的仿照前面的“步骤步骤2”，打开一个新的原理图编辑窗口，打开一个新的原理图编辑窗口图图6-20 在顶层编辑窗中调出已设计好的半加器元件在顶层编辑窗中调出已设计好的半加器元件第38页，共81页，编辑于2022年，星期三(2)完成全加器原理图设计完成全加器原理图设计，并以文件名并以文件名f_adder.gdf存在同一目录中存在同一目录
18、中。(3)将当前文件设置成将当前文件设置成Project，并选择目标器件为并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件编译此顶层文件f_adder.gdf，然后建立波形仿真文件。然后建立波形仿真文件。图图6-21 在顶层编辑窗中设计好全加器在顶层编辑窗中设计好全加器第39页，共81页，编辑于2022年，星期三(5)对应对应f_adder.gdf的波形仿真文件，参考图中输入信号的波形仿真文件，参考图中输入信号cin、bin和和ain输入信号电平输入信号电平的设置，启动仿真器的设置，启动仿真器Simulator，观察输出波形的情况。观察输出波形的情况。(6)锁定引脚、编译并编
19、程下载，硬件实测此全加器的逻辑功能。锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图图6-22 1位全加器的时序仿真波形位全加器的时序仿真波形第40页，共81页，编辑于2022年，星期三6.1.2 设计流程归纳设计流程归纳图图6-23 MAX+plusII一般设计流程一般设计流程第41页，共81页，编辑于2022年，星期三6.1.3 补充说明补充说明1.1.编译窗口的各功能项目块含义编译窗口的各功能项目块含义Compiler Netlist ExtractorDatabase BuilderLogic SynthesizerPartitionerTiming SNF Extractor
20、FitterAssembler2.2.查看适配报告查看适配报告第42页，共81页，编辑于2022年，星期三知识延伸：知识延伸：1、原理图输入设计、原理图输入设计8位全加器位全加器2、设计有时钟使能的设计有时钟使能的1 1位十进制计数器位十进制计数器第43页，共81页，编辑于2022年，星期三知识梳理与总结：知识梳理与总结：z任务任务5 基于原理图实现的基本门电路设计基于原理图实现的基本门电路设计z任务任务6 基于原理图实现的基于原理图实现的1位全加器设计位全加器设计z1位全加器位全加器原理图方式设计方法原理图方式设计方法:z（1 1）为本项工程设计建立文件夹）为本项工程设计建立文件夹z（2 2
21、）输入设计项目和存盘）输入设计项目和存盘z（3 3）将设计项目设置成工程文件）将设计项目设置成工程文件(PROJECT)(PROJECT)z（4 4）选择目标器件并编译）选择目标器件并编译z（5 5）时序仿真）时序仿真z（6 6）引脚锁定）引脚锁定z（7 7）编程下载）编程下载z（8 8）设计顶层文件）设计顶层文件z（9 9）补充说明）补充说明 第44页，共81页，编辑于2022年，星期三EDAEDA技术技术实用教程实用教程教学导航教学导航任务任务7 7 设计有时钟使能的设计有时钟使能的2 2位十进制计数器位十进制计数器任务任务8 8 基于基于LPM_COUNTERLPM_COUNTER的数控
22、分频器设计的数控分频器设计 第45页，共81页，编辑于2022年，星期三任务任务7 设计设计频率计频率计z1 1、设计有时钟使能的两位十进制计数器、设计有时钟使能的两位十进制计数器z 1)1)设计电路原理图。设计电路原理图。z 用用7439074390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器z 2)2)计数器电路实现计数器电路实现z 3)3)波形仿真波形仿真z2 2、频率计主结构电路设计、频率计主结构电路设计z3 3、测频时序控制电路设计、测频时序控制电路设计z4 4、频率计顶层电路设计、频率计顶层电路设计 第46页，共81页，编辑于2022年，星期三6.2 2
23、位十进制数字频率计设计位十进制数字频率计设计6.2.1 设计有时钟使能的两位十进制计数器设计有时钟使能的两位十进制计数器(1)(1)设计电路原理图。设计电路原理图。图图6-24 用用74390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器第47页，共81页，编辑于2022年，星期三(2)计数器电路实现计数器电路实现图图6-25 调出元件调出元件74390 图图6-26 从从Help中了解中了解74390的详细功能的详细功能第48页，共81页，编辑于2022年，星期三(3)波形仿真波形仿真图图6-27 两位十进制计数器工作波形两位十进制计数器工作波形第49页，共81页，
24、编辑于2022年，星期三6.2.2 频率计主结构电路设计频率计主结构电路设计图图6-28 两位十进制频率计顶层设计原理图文件两位十进制频率计顶层设计原理图文件第50页，共81页，编辑于2022年，星期三图图6-29 两位十进制频率计测频仿真波形两位十进制频率计测频仿真波形第51页，共81页，编辑于2022年，星期三6.2.3 测频时序控制电路设计测频时序控制电路设计图图6-30 测频时序控制电路测频时序控制电路图图6-31 测频时序控制电路工作波形测频时序控制电路工作波形第52页，共81页，编辑于2022年，星期三基本基本RS触发器触发器第53页，共81页，编辑于2022年，星期三6.2.4
25、频率计顶层电路设计频率计顶层电路设计图图6-32 频率计顶层电路原理图频率计顶层电路原理图(文件：文件：ft_top.gdf)第54页，共81页，编辑于2022年，星期三图图6-33 频率计工作时序波形频率计工作时序波形第55页，共81页，编辑于2022年，星期三6.2.5 设计项目的其他信息和资源配置设计项目的其他信息和资源配置(1)了解设计项目的结构层次了解设计项目的结构层次图图6-34 频率计频率计ft_top项目的设计层次项目的设计层次第56页，共81页，编辑于2022年，星期三(2)了解器件资源分配情况了解器件资源分配情况图图6-35 适配报告中的部分内容适配报告中的部分内容图图6-
26、36 芯芯片片资资源源编编辑辑窗窗第57页，共81页，编辑于2022年，星期三(3)了解设计项目速度了解设计项目速度/延时特性延时特性图图6-37 寄存器时钟特性窗寄存器时钟特性窗图图6-38 信号延时矩阵表信号延时矩阵表第58页，共81页，编辑于2022年，星期三(4)资源编辑资源编辑(5)引脚锁定引脚锁定图图 6-39 Device View窗窗第59页，共81页，编辑于2022年，星期三LCs手工分配：手工分配：图图6-40 适配器设置适配器设置图图6-41 手工分配手工分配LCs第60页，共81页，编辑于2022年，星期三本讲主要内容：z1、参数可设置、参数可设置LPM兆功能块兆功能块
27、z（1）基于基于LPM_COUNTER的数控分频器设计的数控分频器设计z数控分频器电路原理图数控分频器电路原理图z（2）基于）基于LPM_ROM的的4位乘法器设计位乘法器设计z用用LPM_ROM设计的设计的 4位乘法器原理图位乘法器原理图z1)用文本编辑器编辑用文本编辑器编辑mif文件文件z2)用初始化存储器编辑窗口编辑用初始化存储器编辑窗口编辑mif文件文件z2、波形输入设计方法、波形输入设计方法z（1）打开打开wdf波形文件编辑器波形文件编辑器z（2）输入待设计电路的信号名输入待设计电路的信号名z（3）输入信号名及其端口属性输入信号名及其端口属性z（4）输出时序信号设置输出时序信号设置z3
28、、用原理图法设计较复杂数字系统、用原理图法设计较复杂数字系统 第61页，共81页，编辑于2022年，星期三任务任务8基于基于LPM_COUNTER的数控分频器设计的数控分频器设计 第62页，共81页，编辑于2022年，星期三6.3 参数可设置参数可设置LPM兆功能块兆功能块6.3.1 基于基于LPM_COUNTER的数控分频器设计的数控分频器设计图图6-42 数控分频器电路原理图数控分频器电路原理图第63页，共81页，编辑于2022年，星期三当当d3.0=12(即即16进制数：进制数：C)时的工作波形。时的工作波形。图图6-43 数控分频器工作波形数控分频器工作波形第64页，共81页，编辑于2
29、022年，星期三6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计图图6-44 用用LPM_ROM设计的设计的 4位乘法器原理图位乘法器原理图第65页，共81页，编辑于2022年，星期三(1)用文本编辑器编辑用文本编辑器编辑mif文件文件第66页，共81页，编辑于2022年，星期三图图6-46 LPM_ROM构成的乘法器仿真波形构成的乘法器仿真波形图图6-45 LPM_ROM参数设参数设置窗口置窗口第67页，共81页，编辑于2022年，星期三(2)用初始化存储器编辑窗口编辑用初始化存储器编辑窗口编辑mif文件文件图图6-47 在在Initialize Memory窗口中编辑乘法表
30、地址窗口中编辑乘法表地址/数据数据第68页，共81页，编辑于2022年，星期三6.4 波形输入设计方法波形输入设计方法图图6-48 待设计电路的预设输入输出波形待设计电路的预设输入输出波形图图6-49 打开打开wdf波形文件编辑器波形文件编辑器第69页，共81页，编辑于2022年，星期三图图6-50 输入待设计电路的信号名输入待设计电路的信号名第70页，共81页，编辑于2022年，星期三图图6-51 输入信号名及其端口属性输入信号名及其端口属性第71页，共81页，编辑于2022年，星期三图图6-52 输出时序信号设置输出时序信号设置第72页，共81页，编辑于2022年，星期三知识梳理与总结：知
31、识梳理与总结：z任务任务7 设计设计频率计频率计z1 1、设计有时钟使能的两位十进制计数器、设计有时钟使能的两位十进制计数器z 1)1)设计电路原理图。设计电路原理图。z 用用7439074390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器z 2)2)计数器电路实现计数器电路实现z 3)3)波形仿真波形仿真z2 2、频率计主结构电路设计、频率计主结构电路设计z3 3、测频时序控制电路设计、测频时序控制电路设计z4 4、频率计顶层电路设计、频率计顶层电路设计 z任务任务8 基于基于LPM_COUNTER的数控分频器设计的数控分频器设计第73页，共81页，编辑于2022
32、年，星期三实实 验验 实验实验6-1 原理图输入设计原理图输入设计8位全加器位全加器1)实实验验目目的的：熟悉利用MAX+plus的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。(2)原原理理说说明明：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与机临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。第74页，共81页，编辑于2022年，星期
33、三实验实验6-1 原理图输入设计原理图输入设计8位全加器位全加器(3)实实验验内内容容1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。建议实验电路选择附图1-7，键1、2、3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。(4)实实验验内内容容2，建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议实验电路选择附图1-3，键2、键1输入8位加数；键4、键3输入
34、8位被加数；数码6/5显示加和；D8显示进位cout。第75页，共81页，编辑于2022年，星期三实验实验6-1 原理图输入设计原理图输入设计8位全加器位全加器(5)思思考考题题：为了提高加法器的速度，如何改进以上设计的进位方式？(6)实实验验报报告告：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的延时情况；最后给出硬件测试流程和结果。第76页，共81页，编辑于2022年，星期三实验实验6-2 用原理图输入法设计用原理图输入法设计8位十进制频率计位十进制频率计(1)实实验验目目的的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设
35、计技术和数字系统设计方法。完成8位十进制频率机的设计，学会利用实验系统上的FPGA/CPLD验证较复杂设计项目的方法。(2)原原理理说说明明：利用第2节介绍的2位计数器模块连接它们的计数进位，用4个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照第2节中的设计流程和方法即可完成全部设计。第77页，共81页，编辑于2022年，星期三实验实验6-2 用原理图输入法设计用原理图输入法设计8位十进制频率计位十进制频率计(3)实实验验内内容容1：首先按照本章第2节介绍的方法与流程，完成2位频率计的设计，包括原理图输入、编译、综合、仿真
36、、硬件测试等，然后进行硬件测试，建议实验电路选择附图1-2，数码2和1显示输出频率值，待测频率F_IN接clock0；测频控制时钟CLK接clock2，若选择clock2=8Hz，门控信号CNT_EN的脉宽恰好为1秒。(4)实实验验内内容容2：建立一个新的原理图设计层次，在完成实验内容1的基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率，并与实测的结果进行比较。第78页，共81页，编辑于2022年，星期三实验实验6-2 用原理图输入法设计用原理图输入法设计8位十进制频率计位十进制频率计(5)思思考考题题：为了产生测频控制信号，还有什么其他更简单的电路可以获得图6-31的波形？提示
37、CNT_EN 的反向信号可看作LOCK信号。(6)实实验验附附加加题题1：完成习题6-10和习题6-14的设计和硬件实验验证。(7)实实验验附附加加题题2：分析图6-53的工作原理、各元件模块的功能以及各端口信号的功能。用原理图输入方式完成该图所示电路的设计、时序仿真和硬件实验验证，并说明图6-53的电路功能，给出其仿真波形和硬件测试方法。(8)实实验验报报告告：详细给出各层次的原理图、工作原理、电路的仿真波形图和波形分析，详述硬件实验过程和实验结果。第79页，共81页，编辑于2022年，星期三实验实验6-3 LPM模块使用模块使用图图6-53 实验实验6-3电路原理图电路原理图 第80页，共
38、81页，编辑于2022年，星期三(1)实验目的：实验目的：掌握LPM模块的参数设置方法以及设计和应用方法。(2)原原理理说说明明：数控分频器和乘法器的设计原理已在本章第3节中作了详细描述。(3)实实验验内内容容1：按照第3节介绍的流程和设计原理，分别使用LPM_COUNTER和LPM_ROM设计8位数控分频器和4位乘法器。然后进行波形仿真和硬件测试、建议实验电路选择附图1-3。(4)实实验验内内容容2：按照以上流程和要求分别对LPM库中的先进先出寄 存 器 LPM_FIFO、乘 法 器LPM_MULT、双 口 随 机 存 储 器LPM_RAM_DQ和移位寄存器LPM_SHIFTREG进行仿真测试与硬件实验验证。(5)实验报告：实验报告：按照实验6-2的要求完成实验报告。实验实验6-3 LPM模块使用模块使用第81页，共81页，编辑于2022年，星期三