《EDA技术与应用课件-4-pld器件介绍.pdf》由会员分享，可在线阅读，更多相关《EDA技术与应用课件-4-pld器件介绍.pdf（60页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、EDA技术与应用技术与应用前堂回顾Modelsim的命令行方式使用Verilog语法：1.reg 类型（wire类型？）2.运算3.时延（timescale，#，#(rise,fall,turn-off)）4.语法：initial,always，assign5.系统任务（基本、常用任务）$display,$monitor,$time,$finish,$stop目前状态 学习了基本的verilog语法（用primitives gate构建电路，少部分组合逻辑描述）Modelsim仿真工具基本使用，仿真电路，确保设计的功能、时序正确/实验情况？设计最终需要转换到实际电路，怎么做？PLD or AS
2、IC可编程逻辑器件 PLD Programmable Logic Device Design Synthesis tool PLD编程文件下载到PLD设备中Design在PLD中实现，在硬件中验证功能 使用PLD，需要了解PLD原理，在工具帮助下完成第3章 PLD器件介绍1.组合逻辑2.PLD原理3.商业PLD简介/目的：了解PLD原理，理解随后的FPGA实验1、组合逻辑 组合电路与时序电路combinational，sequential/怎么区分组合电路与时序电路？组合电路输出仅依赖于输入，无记忆性 时序电路输出依赖于输入与当前状态，有记忆性（内部环回）组合电路 输入、输出、函数关系、时间特
3、性 基本门都是组合电路表达组合逻辑 真值表 最简式（布尔代数化简、卡诺图）最小项和电路表达实际电路实现的考虑 如何更省电路（可能并非最简式）如何更快 如何功耗更低 如CMOS工艺中，更容易实现的门是NAND,NOR,NOT，而不是AND,OR组合逻辑基本构建模块 Multiplexers（MUX）如何实现的？可能有多种MUX不同的实现方式decoderDecoder应用 地址译码 灵活组合构成其他逻辑组合逻辑小结 组合逻辑是所有其他逻辑的基础！复杂电路都是由简单逻辑组合实现的！（电阻、电容、电感、晶体管）基本门电路（锁存器、触发器）（寄存器、多路选择器、存储器）2、PLD器件 从 ROM开始：
4、3输入4输出AND-OR实现实际ROM电路 AND OR 在实际制造工艺中一般是NOT+NOR，NAND+NOT实现的/why?因此更好的实现方式是用NOR，NOT等门实现(前图中的与门、或门)/简单的逻辑转换与门非门+或非门为什么不是 NAND（A，B）+NOT实现?NOT+NOR实现 上图左侧还有简化，去掉最外层NOT，仅是连线重新改变而已当ROM存储很大时?采用AND-OR结构？采用NOR结构？Fan-in很大时，NOR门PMOS串联长！连线长，需要的门数多，面积大，速度慢！补充：pseudo-nMOS gate 不再是正统的nmos/pmos互补 weak来由：仅当nMOS网络没有pu
5、ll-down时，pMOS才能将输出pull-up例子：NOR4 优点：连线短了，速度快了，适于构建大容量存储模块 缺点：当Y为LOW时，pMOS仍导通，VDD与GND之间有小的短路电流，要小心设计使用！(CMOS为什么低功耗？)CMOS工作时，整体电路一直处于不导通状态（按互补方式连接，nmos导通时，pmos不导通；pmos导通时，nmos不导通）仅当状态切换的瞬间，nmos与pmos都导通。时间短，所以功耗小！AND阵列（实际是NOR门实现）OR阵列：NOR+NOT=OR固定AND，OR可编程对应简图（“*”代表可编程）Memory View（看做Memory）类型 ROM（Read O
6、nly Memory）PROM（Programmable ROM）EPROM（Erasable PROM）EEPROM（Electrically EPROM）FLASH MEMORY大的EEPROM，分成固定大小的区域，可单独编程ROM-PROM-PAL-PLA ROM：mask-programmable PROM：固定AND-plane,OR-plane可编程 PAL:可编程AND-plane,固定OR-planeProgrammable Array Logic PLA：可编程AND-plane,可编程OR-planeProgrammable Logic ArrayPLA实现PAL实现PAL
7、 product-term ExpansionRegistered output and tri-state output概念商业化PLD产品结构/要求：理解概念即可 Altera的epld系列，MacroCell结构 从基本单元看功能：组合电路：可以bypass寄存器时序电路：触发器寄存器化输出三态输出FeedbackCPLD（Complex PLD）(MAX7000)MAX7000 macrocell结构FPGA（更复杂，功能更多）FPGA基于SRAM技术 CPLD基于Product-Term技术FPGA原理 最基本的思想：用SRAM实现任意四输入逻辑 任意四输入逻辑表达式展开为如下形式：
8、Y=f(A,B,C,D)transmission gate-based LUT 只需更改左侧的值即可实现不同的函数功能！左侧的值可以采用SRAM实现！即：改变SRAM的值，即改变了电路的功能，实现了“可编程”使用LUT实现了组合逻辑，时序逻辑？加入触发器即可！LUT+触发器某种方式组合，形成基本逻辑宏单元EAB结构（存储或者逻辑）LAB结构基本单元LE结构FPGA/CPLD本质可编程逻辑宏单元+可编程布线单元+可编程IO单元+内嵌功能部件补充：熔丝与反熔丝小结 组合逻辑 PLD原理 商业PLD简介（理解概念）CPLD与FPGA区别？课后作业 查阅PLD原理、结构资料 下堂课讲解：FPGA开发流程简介与QuartusII工具使用将使用FPGA芯片