《第8章 可编程逻辑器件PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第8章 可编程逻辑器件PPT讲稿.ppt（34页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第8章章 可编程逻辑器可编程逻辑器件件1第1页，共34页，编辑于2022年，星期二8.1 概述概述ROM由二极管与门阵列和二极管或门阵列组成，可用由二极管与门阵列和二极管或门阵列组成，可用ROM实实现组合逻辑函数。现组合逻辑函数。但是，二极管与门阵列组成了一个全译码电路，实现的是输入但是，二极管与门阵列组成了一个全译码电路，实现的是输入变量的全部最小项变量的全部最小项mi，而任何逻辑函数都可以化为最简与或表达，而任何逻辑函数都可以化为最简与或表达式，与或表达式同样可用与门阵列和或门阵列来实现，而且可用式，与或表达式同样可用与门阵列和或门阵列来实现，而且可用最少的与门阵列和或门阵列来实现。可编
2、程逻辑器件就是这样一最少的与门阵列和或门阵列来实现。可编程逻辑器件就是这样一种通用器件。种通用器件。与门阵列与门阵列或门阵列或门阵列全部最小项全部最小项mi组合组合逻辑逻辑函数函数输输入入变变量量2第2页，共34页，编辑于2022年，星期二Y0=C D如：如：用用ROM实现：实现：化成最小项之和形式，用地址译码器实现化成最小项之和形式，用地址译码器实现ABCD的所的所有最小项（有最小项（16个），用或门阵列实现最小项之和（个），用或门阵列实现最小项之和（4个）。个）。用用PLD实现：实现：化成最简与或表达式化成最简与或表达式.用与门阵列实现所有的乘积项（用与门阵列实现所有的乘积项（8个），用或
3、门阵列实现乘积个），用或门阵列实现乘积项之和（项之和（4个）个）3第3页，共34页，编辑于2022年，星期二可编程逻辑器件可编程逻辑器件(Programmable Logic Device)简称简称PLD，是一种通用大规模集成电路，用于，是一种通用大规模集成电路，用于LSI和和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。数字系统。PLD的优点：价格较便宜，操作简便，修改方便的优点：价格较便宜，操作简便，修改方便.一、一、PLD的基本特点的基本特点1.数字集成电路从功能上可分为通用型、专用型两大类数字集成电路从功能上可分为通用
4、型、专用型两大类.2.特点：按通用器件来生产，但逻辑功能可由用户通过对特点：按通用器件来生产，但逻辑功能可由用户通过对 器件编器件编程来设定。程来设定。计算机、编程器计算机、编程器编程软件编程软件4第4页，共34页，编辑于2022年，星期二PLD的发展和分类的发展和分类:PROM、EPROM、E2PROM是最早的是最早的PLDPAL 可编程阵列逻辑可编程阵列逻辑FPLA 现场可编程逻辑阵列现场可编程逻辑阵列GAL 通用阵列逻辑通用阵列逻辑EPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件FPGA 现场可编程门阵列现场可编程门阵列ISP-PLD 在系统可编程的在系统可编程的PLD根据有无寄存
5、功能：根据有无寄存功能：可编程组合逻辑器件可编程组合逻辑器件 可编程时序逻辑器件可编程时序逻辑器件按内部电路组成：按内部电路组成：PLA（可编程逻辑阵列）（可编程逻辑阵列）PGA（可编程门阵列）（可编程门阵列）按编程方式：熔丝编程、光擦编程、电擦编程、在线编程按编程方式：熔丝编程、光擦编程、电擦编程、在线编程 可擦除可擦除PLA和可擦除和可擦除PGA统称为可擦除统称为可擦除PLD,简称简称EPLD.5第5页，共34页，编辑于2022年，星期二国际、国内通用逻辑图形符号国际、国内通用逻辑图形符号三种基本连接三种基本连接6第6页，共34页，编辑于2022年，星期二图图8.1.1 PLD电路中门电路
6、的惯用画法电路中门电路的惯用画法（a）多输入）多输入与门门（b）输出恒等于）输出恒等于0的的与门门（c）多输入）多输入或门门（d）互补输出的缓冲器）互补输出的缓冲器（e）三态输出的缓冲器）三态输出的缓冲器7第7页，共34页，编辑于2022年，星期二8.2现场可可编程程逻辑阵列（列（FPLA）任何逻辑函数式都可变成与任何逻辑函数式都可变成与-或表达式，因此任何逻辑函数都能用一级或表达式，因此任何逻辑函数都能用一级与逻辑和一级或逻辑电路来实现。与逻辑和一级或逻辑电路来实现。与门阵列与门阵列或门阵列或门阵列乘积项乘积项组合组合逻辑逻辑函数函数输输入入变变量量组合电路结构的通用形式组合电路结构的通用形
7、式组合电路结构的通用形式组合电路结构的通用形式时序电路结构的通时序电路结构的通时序电路结构的通时序电路结构的通用形式用形式用形式用形式8第8页，共34页，编辑于2022年，星期二如：如：用用ROM实现：实现：化成最小项之和形式：化成最小项之和形式：用地址译码器实现用地址译码器实现ABCD的所有最小项（的所有最小项（16个），用个），用或门阵列实现最小项之和（或门阵列实现最小项之和（4个）。个）。Y0=C D9第9页，共34页，编辑于2022年，星期二用用ROM实现实现由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。或或逻逻辑辑阵阵列列3210
8、YYYY10第10页，共34页，编辑于2022年，星期二如要实现逻辑函数：如要实现逻辑函数：FPLA的组成的组成由由可编程的可编程的“与与”逻辑阵列逻辑阵列和和可编程的可编程的“或或”逻辑阵列逻辑阵列及及输出缓冲器输出缓冲器组成组成用用FPLA实现：实现：化成最简与或表达式化成最简与或表达式:用与门阵列实现所有的乘积项（用与门阵列实现所有的乘积项（8个）个）用或门阵列实现乘积项之和（用或门阵列实现乘积项之和（4个）个）规格规格:484Y0=C D11第11页，共34页，编辑于2022年，星期二OE12第12页，共34页，编辑于2022年，星期二FPLA和和ROM比较比较电路结构极为相似，都是由
9、一个与逻辑阵列、一个或逻辑阵列电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成，不同点：和输出缓冲器组成，不同点：1、ROM的与逻辑阵列是固定的，而的与逻辑阵列是固定的，而FPLA的与逻辑的与逻辑 阵列是可阵列是可编程的；编程的；2、ROM是与逻辑阵列是全译码，而是与逻辑阵列是全译码，而FPLA与逻辑阵列能产生与逻辑阵列能产生的乘积项比的乘积项比ROM少得多；少得多；3、规格表示：、规格表示：ROM：容量：容量=字数字数位数位数 FPLA：输入变量数输入变量数与阵列输出端数与阵列输出端数或阵列输出端数或阵列输出端数 如：如：82S100规格为：规格为：16488FPLA的
10、优点：有效的提高了芯片的利用率的优点：有效的提高了芯片的利用率13第13页，共34页，编辑于2022年，星期二FPLA输出缓冲器输出缓冲器可用三态输出结构，也可用可用三态输出结构，也可用OC结构，还可以结构，还可以用可编程的异或门结构（如图）。用可编程的异或门结构（如图）。图中图中XOR为输出极性控制编程单元：为输出极性控制编程单元：OE14第14页，共34页，编辑于2022年，星期二 FPLA电路常用于实现组合逻辑电路，如前面所举例子电路常用于实现组合逻辑电路，如前面所举例子.例例1：有有4个输入端，个输入端，7个乘积项，个乘积项，2个输出，为个输出，为472结构结构472W2W4W3W1W
11、7W5F1F2W6DCBA15第15页，共34页，编辑于2022年，星期二如果在如果在FPLA电路中增加了触发器，也可实现时序逻辑电路。如图电路中增加了触发器，也可实现时序逻辑电路。如图 时序逻辑型时序逻辑型FPLA电路结构。电路结构。16第16页，共34页，编辑于2022年，星期二例例2:用用FPLA与与D触发器实现触发器实现8421BCD计数器计数器17第17页，共34页，编辑于2022年，星期二可画出卡诺图列出方程可画出卡诺图列出方程初态初态4个，乘积项有个，乘积项有8个，个，4个次态输出。个次态输出。为为484结构。结构。18第18页，共34页，编辑于2022年，星期二阵列图阵列图48
12、4QAQBQCQDW3W5W1W2W4W8W7W6DADBDCDD19第19页，共34页，编辑于2022年，星期二双极型双极型PAL：熔断法：熔断法CMOSPAL：可多次擦除（紫外线擦除）：可多次擦除（紫外线擦除）PAL和触发器可构成时序电路和触发器可构成时序电路8.3 可编程阵列逻辑可编程阵列逻辑 （Programmable Array Logic，PAL）PAL的基本组成包括：输入互补缓冲的基本组成包括：输入互补缓冲;可编程与阵列；固定或阵可编程与阵列；固定或阵列；特定的输出电路列；特定的输出电路;尚未编程之前，与逻辑阵列的所有交叉点均有熔丝接通。编程即是将有尚未编程之前，与逻辑阵列的所有
13、交叉点均有熔丝接通。编程即是将有用的熔丝保留，无用的熔丝熔断。用的熔丝保留，无用的熔丝熔断。20第20页，共34页，编辑于2022年，星期二一、一、PAL的基本电路结构的基本电路结构最简单的最简单的PAL电路结构电路结构形式形式:可编程可编程可编程可编程“与与与与”阵列阵列阵列阵列+固定固定固定固定“或或或或”阵列阵列阵列阵列+输出电路输出电路输出电路输出电路编程单元编程单元编程单元编程单元:出厂时，出厂时，出厂时，出厂时，所有的交叉所有的交叉所有的交叉所有的交叉点均有熔丝点均有熔丝点均有熔丝点均有熔丝21第21页，共34页，编辑于2022年，星期二编程后的编程后的PAL电路电路例：例：22第
14、22页，共34页，编辑于2022年，星期二二、二、PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式1.专用输出结构专用输出结构输出端：与或门输出端：与或门 用途：产生组合逻辑电路用途：产生组合逻辑电路互补输出的互补输出的 专专用输出结构用输出结构23第23页，共34页，编辑于2022年，星期二2.可编程输入可编程输入/输出结构输出结构用途：产生组合逻辑电路，用途：产生组合逻辑电路，有三态控制可实现总线连接有三态控制可实现总线连接可将输出作输入用可将输出作输入用24第24页，共34页，编辑于2022年，星期二3.寄存器输出结构寄存器输出结构用途：产生时序逻辑电路用途：产生时序逻辑电
15、路25第25页，共34页，编辑于2022年，星期二4.异或输出结构异或输出结构时序逻辑电路时序逻辑电路还可便于对还可便于对“与与-或或”输出求反输出求反26第26页，共34页，编辑于2022年，星期二5.运算反馈结构运算反馈结构给出输入变量给出输入变量B B 和反馈变量和反馈变量AA可产生十六种算术、逻辑运算可产生十六种算术、逻辑运算27第27页，共34页，编辑于2022年，星期二时序逻辑电路时序逻辑电路可产生可产生A、B的十六种算术、逻辑运算的十六种算术、逻辑运算28第28页，共34页，编辑于2022年，星期二三、三、PALPAL的应用的应用例例1：用：用PAL器件设计一个数值判别电路。要求
16、判断器件设计一个数值判别电路。要求判断4位二进制数位二进制数DCBA的的大小属于大小属于05、6 10、11 15三个区间的哪一个之内。三个区间的哪一个之内。十进制数二进制数Y0Y1Y2DCBA00000100100011002001010030011100401001005010110060110010701110108100001091001010101010010111011001121100001131101001141110001151111001473可选用可选用PAL14H414161429第29页，共34页，编辑于2022年，星期二30第30页，共34页，编辑于2022年，星期
17、二例例2：用用PAL设计一个设计一个4位循环位循环码计数器，并要求所设计码计数器，并要求所设计的计数器具有置零和对输的计数器具有置零和对输出进行三态控制的功能。出进行三态控制的功能。CPY3Y2Y1Y0C000000100010200110300100401100501110601010701000811000911010101111011111001210100131011014100101510001160000031第31页，共34页，编辑于2022年，星期二用用PAL16R4实现。实现。输出缓冲器是反相器输出缓冲器是反相器CPQ3Q2Q1Q0C011111111101211001311011410011510001610101710111800111900101100000111000111201011130100114011011501110161111132第32页，共34页，编辑于2022年，星期二根据上表画出根据上表画出4个触发器次态的卡诺图，化简后个触发器次态的卡诺图，化简后33第33页，共34页，编辑于2022年，星期二图图8.3.12 例例 8.3.2中编程后的中编程后的PAL16R4的逻辑图的逻辑图电路图：电路图：图图8.3.1234第34页，共34页，编辑于2022年，星期二