《电工学七触发器和时序逻辑电路.pptx》由会员分享，可在线阅读，更多相关《电工学七触发器和时序逻辑电路.pptx（127页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、本章要求1.1.掌握掌握 R RS S、J JK K、D D 触发器的逻辑功能及触发器的逻辑功能及 不同结构触发器的动作特点不同结构触发器的动作特点;2.2.掌握寄存器、移位寄存器、二进制计数器、掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑十进制计数器的逻辑功能，会分析时序逻辑 电路电路;3.3.学会使用本章所介绍的各种集成电路学会使用本章所介绍的各种集成电路;4.4.了解集成定时器及由它组成的单稳态了解集成定时器及由它组成的单稳态触发器器 和多谐振荡器的工作原理和多谐振荡器的工作原理。第第21章章 触发器和时序逻辑电路触发器和时序逻辑电路第1页/共127页 电
2、路的输出状态不仅取决于电路的输出状态不仅取决于当时当时的输入信号，的输入信号，而且与电路而且与电路原来的状态有关，当输入信号消失后，有关，当输入信号消失后，电路状态仍维持不变电路状态仍维持不变。这种。这种具有存贮记忆功能具有存贮记忆功能的电的电路称为时序逻辑电路。路称为时序逻辑电路。时序逻辑电路的特点：下面介绍双稳态触发器双稳态触发器，它是构成时序电路它是构成时序电路的基本逻辑单元。的基本逻辑单元。第2页/共127页21.1 双稳态触发器双稳态触发器特点：特点：1.1.有有两个稳定状态两个稳定状态“0”态态和“1”态；2.能根据输入信号将触发器置成能根据输入信号将触发器置成“0”0”或或“1”
3、1”态态；3.3.输入信号消失后，被置成的输入信号消失后，被置成的“0”或“1”态能态能保存保存下来，即具有记忆功能。下来，即具有记忆功能。双稳态触发器：双稳态触发器：是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能储存的逻辑单元电路，它能储存一位二进制码。一位二进制码。第3页/共127页&QQQQG1&G2S SD DR RD DR RS S 触发器触发器两互补输出端1.1.基本基本 R RS S 触发器触发器两输入端 正常情况下，正常情况下，两输出端的状态两输出端的状态保持相反。通常保持相反。通常以以QQ端的逻辑电端的逻辑电平表示触发器的平表示触发器的状态，即状态，即QQ=1=1，
4、QQ=0=0时，称为时，称为“1”1”态；反之为态；反之为“0”0”态。态。反馈线第4页/共127页 触发器输出与输入的逻辑关系100 01设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01 10 01 10 0&QQQQG1&G2S SD DR RD D第5页/共127页设原态为“0”态10 00 01 11 11 10触发器保持“0”态不变复位0 0 结论:不论 触发器原来 为何种状态，当 SD=1，RD=0时，将使触发器 置“0”或称 为复位。&QQQQG1&G2S SD DR RD D第6页/共127页0 01 1设原态为“0”态0 01 11 11 10 00翻转为“1
5、”态(2)SD=0，RD=1&QQQQG1&G2S SD DR RD D第7页/共127页设原态为“1”态01 11 10 00 00 01触发器保持“1”态不变置位1 1 结论:不论 触发器原来 为何种状态，当 SD=0，RD=1时，将使触发器 置“1”或称 为置位。&QQQQG1&G2S SD DR RD D第8页/共127页1 11 1设原态为“0”态0 01 10 00 01 11保持为“0”态(3)SD=1，RD=1&QQQQG1&G2S SD DR RD D第9页/共127页设原态为“1”态11 11 10 00 00 01触发器保持“1”态不变1 1 当 SD=1，RD=1时，触
6、发器保持 原来的状态，即触发器具 有保持、记 忆功能。&QQQQG1&G2S SD DR RD D第10页/共127页&QQQQG1&G2S SD DR RD D110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0 当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。10若先翻转若先翻转第11页/共127页基本基本 R RS S 触发器状态表触发器状态表逻辑符号R RD D(Reset Direct)-(Reset Direct)-直接置直接置“0”“0”端端(复位复位端端)
7、S SD D(Set Direct)-(Set Direct)-直接置直接置“1”“1”端端(置位端置位端)QQSDRDSDRDQ1 0 0 置00 1 1 置11 1 不变 保持0 0 同时变 1后不确定功能低电平有效低电平有效第12页/共127页2.2.可控可控 RSRS 触发触发器器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲时钟脉冲第13页/共127页当CP=0时011 R R，S S 输入状态输入状态 不起作用。不起作用。触发器状态不变触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CP S SD D，R RD D 用于预置用于预置触发器的初
8、始状态，触发器的初始状态，工作过程中应处于工作过程中应处于高电平，对电路工作高电平，对电路工作状态无影响。状态无影响。被封锁被封锁被封锁被封锁第14页/共127页当 CP=1 时1打开触发器状态由触发器状态由R R，S S 输入状态决定。输入状态决定。11打开打开触发器的翻转触发器的翻转时刻受时刻受C C控制控制（CPCP高电平高电平时翻转）时翻转），而而触发器的状态触发器的状态由由R R，S S的状的状态态决定。决定。&G1&G2SDRDQQ&G4SR&G3CP第15页/共127页当 CP=1 时1打开打开(1)S=0,R=00011触发器保持原态触发器状态由R，S 输入状态决定。11打开打
9、开&G1&G2SDRDQQ&G4SR&G3CP第16页/共127页1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP第17页/共127页1110011110若先翻若先翻若先翻若先翻Q=1Q=011(4)S=1,R=1 当时钟由 1变 0 后触发器状态不定11&G1&G2SDRDQQ&G4SR&G3CP第18页/共127页可控可控RSRS状态表状态表0 0 SR0 1 01 0 11 1 不定Qn+1QnQQn n时钟到来前触发器的状态时钟到来前触发器的状态Qn+1时钟到来后触发器的状态逻辑符号QQSRCPSDRDC
10、PCP高电平时触发器状态由高电平时触发器状态由R R、S S确定确定跳转第19页/共127页例：例：画出可控画出可控 R RS S 触发器的输出波形触发器的输出波形R RS SCPCP不定不定可控可控 R RS S状态状态表表 CP CP高电平时触发高电平时触发器状态由器状态由R R、S S确定确定QQ0 010 0 SR0 1 01 0 11 1 不定Qn+1Qn第20页/共127页存在问题：存在问题：时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻转一次以上。转一次以上。CP克服办法：采用克服办法：采用 JKJ
11、K 触发器或触发器或 D D 触发器触发器0 0 SR 0 1 0 1 0 1 1 1 不定Qn+1QnQ=SQ=R第21页/共127页主从主从JKJK触发器触发器1.1.电路结构电路结构从触发器主触发器反反馈馈线线CP CP1互补时钟控制主、从触发器不能同时翻转RS C从触发器QQQSDRD C主触发器JK第22页/共127页2.2.工作原理工作原理主触发器打开打开 主触发器状态状态由由J J、K K决定，接决定，接收信号并暂存。收信号并暂存。从触发器封锁从触发器封锁 从触发器从触发器状态状态保持不变。保持不变。01CPCPCP011RS C从触发器QQQSDRD C主触发器JK第23页/共
12、127页10状态保持不变状态保持不变 从触发器的状态从触发器的状态取决于主触发器，取决于主触发器，并保持主、从状态并保持主、从状态一致，因此称之为一致，因此称之为主从触发器。主从触发器。从触发器从触发器打开打开主触发器封锁0C01CP0101RS 从触发器QQQSDRD JKCP 主触发器第24页/共127页010 CP高电平时触发器接收信号并暂存(即主触发器状态由 J、K决定，从触发器状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转(主、从触发器状态一致)。CP低电平时,主触发器封锁,J、K不起作用1RS 从触发器QQQSDRD JKCP 主触发器01CP第2
13、5页/共127页01CP010分析分析JKJK触发器触发器的逻辑功能的逻辑功能(1)J=1,K=1 设触发器原态为“0”态翻转为“1”态11 0110101001主从状主从状态一致态一致状态不变状态不变011RS 从触发器QQQSDRD JKCP 主触发器状态不变状态不变第26页/共127页CP01010设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转1RS 从触发器QQQSDRD JKCP 主触发器第27页/共127页01CP010(2)J=0，K=1 设触发器原态为“1”态翻转为“0”态01 10010101100
14、1设触发器原态为“0”态为“？”态1RS 从触发器QQQSDRD JKCP 主触发器第28页/共127页01CP010(3)J=1，K=0 设触发器原态为“0”态翻转为“1”态10 011010100101设触发器原态为“1”态为“？”态RS 从触发器QQQSDRD1 JKCP 从触发器第29页/共127页CP010(4)J=0，K=0 设触发器原态为“0”态保持原态00 010001保持原态保持原态保持原态保持原态RS C从触发器QQQSDRD1 CJKCP 从触发器第30页/共127页CP01001结论：结论：CP高电平时主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转
15、(主、从触发器状态一致）。RS 从触发器QQQSDRD1 JKCP 从触发器第31页/共127页3.3.JKJK触发器的逻辑功能触发器的逻辑功能Qn10 0 1 1 1 0 0Qn 0 1 J J K K QQn n QQn+1 n+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 JK JK触发器状态表触发器状态表0 1 0 1 0 1 0 1 CP高电平时，主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。0 0 0 1 0 01 0 1 1QQn+1n+1QQn nS S R R第32页/共127页J K Qn+1 0 0 Q
16、n 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表(保持功能保持功能)(置置“0”0”功能功能)(置置“1”1”功能功能)(计数功能计数功能)C C下降沿触发翻转下降沿触发翻转S SD D 、R RD D为直接置为直接置 1 1、置、置 0 0 端，不受时钟控制，端，不受时钟控制，低电平有效，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号逻辑符号CPQJKSDRDQ第33页/共127页例：JK 触发器工作波形CPJKQ下降沿触发翻转第34页/共127页基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD维持阻塞维持阻塞 D D 触发器
17、触发器1.1.电路结构电路结构反馈线跳转第35页/共127页&G2&G1QQSDRD&G3&G4&G5&G6CPD维持阻塞维持阻塞 D D 触发器触发器2.2.逻辑功能逻辑功能01（1 1）D D =0=01触发器状态不变触发器状态不变0当当CP CP=0=0时时110当当CPCP=1=1时时0101触发器置触发器置“0”0”封锁封锁在在CPCP=1=1期间期间，触发器保持触发器保持“0”0”不不变变第36页/共127页&G2&G1QQSDRD&G3&G4&G5&G6CP PD维持阻塞维持阻塞 D D 触发器触发器2.2.逻辑功能逻辑功能01（1 1）D D =1=10触发器状态不变触发器状态
18、不变1当当CPCP=0=0时时111当当CPCP=1=1时时0110触发器置触发器置“1”1”封锁封锁在在CPCP=1=1期间期间，触发器保持触发器保持“1”1”不不变变封锁封锁第37页/共127页D D触发器状态表触发器状态表D Qn+1 0101上升沿触上升沿触发翻转发翻转逻辑符号D CPQQRDSD CP CP上升沿前接收信上升沿前接收信号，号，上降沿时触发器上降沿时触发器翻转，翻转，(其其QQ的状态与的状态与D D状态一致；但状态一致；但QQ的状的状态总比态总比D D的状态变化的状态变化晚一步，即晚一步，即Qn+1=Dn；上升沿后输入上升沿后输入 D D不不再起作用，触发器状再起作用，
19、触发器状态保持。态保持。即即(不会空不会空翻翻)结论：结论：第38页/共127页例：例：D D 触发器工作波形图触发器工作波形图 CPDQ上升沿触发翻转上升沿触发翻转第39页/共127页触发器逻辑功能的转换触发器逻辑功能的转换1.1.将将JKJK触发器转换为触发器转换为 D D 触发器触发器 当当J=DJ=D，K K=D D时，时，两触发器状态相同两触发器状态相同D D触发器状态表触发器状态表D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表D1CPQJKSDRDQ仍为下降沿触发翻转第40页/共127页2.2.将将JK
20、JK触发器转换为触发器转换为 T T 触发器触发器T CPQJ KSDRDQT T触发器状态表触发器状态表T T QQn+1n+1 0 01 1QQn nQQn n(保持功能)(计数功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表当当J=KJ=K时，两触发时，两触发器状态相同器状态相同第41页/共127页3.3.将将 D D 触发器转换为触发器转换为 T T 触发器触发器触发器仅具有计数功能触发器仅具有计数功能 即要求来一个即要求来一个CPCP，触发器就翻转一次。触发器就翻转一次。CPQD=QD D触发器状态表触发器状态表D Qn+
21、1 0101CPQQD第42页/共127页21.2 寄存器寄存器 寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放发器只能存放一位二进制数，存放 n n 位二进制时，位二进制时，要要 n n个触发器。个触发器。按功能分数码寄存器数码寄存器移位寄存器移位寄存器第43页/共127页RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q3数码寄存器数码寄存器仅有寄存数码的功能仅有寄存数码的功能。清零寄存指令通常由通常由D D触发
22、器或触发器或R-SR-S触发器组成触发器组成并行输入方式并行输入方式00001101寄存数码寄存数码1101触发器状态不变第44页/共127页RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令寄存指令&Q0&Q1&Q2&Q3取数指令取数指令1100并行输出方式并行输出方式&QQQQ00000011状态保持不变状态保持不变10101111第45页/共127页移位寄存器移位寄存器不仅能不仅能寄存寄存数码，还有数码，还有移位移位的功能。的功能。所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左
23、或向右顺序移动一位。按移位方式分类按移位方式分类单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器第46页/共127页寄存数码寄存数码1.1.单向移位寄存器单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKFF0Q1QJKFF2QJKFF1QJKFF3 数据依次向左移动，称左移寄存数据依次向左移动，称左移寄存器，输入方式为串行输入。器，输入方式为串行输入。QQQ从高位向低位依次输入数码输入第47页/共127页1110 0010110011000输出再输入四个移再输入四个移位脉冲，位脉冲，1
24、0111011由高位至低位由高位至低位依次从依次从QQ3 3端输端输出。出。串行输出方式串行输出方式清零D10111QQ3Q1Q2RD101110 011 1QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5移位脉冲786数码输入第48页/共127页左移寄存器波形图12345678CP11110 011DQ0Q3Q2Q11110 0待存数据10111011存入寄存器存入寄存器0111从从QQ3 3取出取出第49页/共127页四位四位左移移位寄存器状态表左移移位寄存器状态表0001123移位脉冲Q2 Q1 Q0移位过程Q3寄 存 数 码 D001110000清 零110左移一位0010
25、11左移二位01011左移三位10114左移四位101并 行 输 出再继续输入四个移位脉冲再继续输入四个移位脉冲,从从QQ3 3端串行输出端串行输出10111011数码数码动画右移移位寄存器右移移位寄存器第50页/共127页1 清零0寄存指令寄存指令并行输入并行输入串行输出串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入串行输入移位脉冲移位脉冲DCP2 2.并行、串行输入并行、串行输入/串行输出寄存器串行输出寄存器第51页/共127页寄存器分类寄存器分类并行输入并行输入/并行输出并行输出串行输入串行输入/并行输出并行输出并行输入并
26、行输入/串行输出串行输出串行输入串行输入/串行输出串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF2第52页/共127页3.3.双向移位寄存器：双向移位寄存器：既能左移也能右移。DQ2DQ1DQ01&111&1&.RDCPS左移输入 待输数据由 低位至高 位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&010第53页/共127页右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0 CP16151413121110913456782D0D
27、1D2D3DSRDSL RDGND 74LS194并行输入第54页/共127页011110 00 11 01 1直接清零(异步)保 持右移(从Q0向右移动)左移(从Q3向左移动)并行输入 RDCPS1 S0功 能 74LS19474LS194功能表功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL RDGND第55页/共127页21.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时
28、、分频、时序控制等。频、时序控制等。分类分类加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器 (按计数功能按计数功能 )异步计数器异步计数器同步计数器同步计数器(按计数脉冲引入方式按计数脉冲引入方式)二二进制计数器进制计数器十十进制计数器进制计数器 N N 进制计数器进制计数器(按计数制按计数制)第56页/共127页二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成它进制计数器的基础。要构成 n n位二进制计数器，位二进制计数器，需用需用 n n个具有计数功能的触发器。个具有计数功能的触发器。1.1.
29、异步二进制加法计数器异步二进制加法计数器异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后前级触发器翻转后,后级触发器才能翻转。后级触发器才能翻转。第57页/共127页 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0
30、 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数(CP)二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：最低位触发器来最低位触发器来 一个脉冲就翻转一个脉冲就翻转 一次，一次，每个触发每个触发 器由器由 1 1变为变为 0 0 时，时，要产生进位信号要产生进位信号,这个进位信号应这个进位信号应 使相邻的高位触使相邻的高位触 发器翻转。发器翻转。第58页/共127页1010 当当J J、K K=1=1时，具有计数功能，每来时，具有计数功能，每来一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次.清零RDQJKQQ0FF0QJKQQ1FF1QJK
31、QQ2FF2CP计数脉冲三位异步二进制加法计数器在电路图中J、悬空表示J、K=1下降沿下降沿触发翻转触发翻转每来一个每来一个CPCP翻转一次翻转一次 当相邻低位触发器由1变 0 时翻转第59页/共127页异步二进制加法器工作波形2 2分频分频4 4分频分频8 8分频分频 每个触发器翻转的时间有先后，与计数脉冲不同步 CP12345678 Q0Q1Q2第60页/共127页用用D D触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器？2 2、若构成减法计数器、若构成减法计数器CPCP又如何连接？又如何连接？思考1、各触发器CP应如何连接？各各D D触发器已接成触发器已接成T T 触发器，
32、即具有计数功能触发器，即具有计数功能CP清零清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2第61页/共127页2.2.同步二进制加法计数器同步二进制加法计数器异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。快。但接线较复杂。同步计数器组成原则
33、同步计数器组成原则:根据翻转条件根据翻转条件,确定触发器级间连接方式确定触发器级间连接方式找出找出J J、K K输入端的联接方式。输入端的联接方式。第62页/共127页 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数(CP)二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：最低位触发器最低位触发器FFFF0 0每来一个脉冲就翻每来一个脉冲就翻转一次；转一次；FFFF1 1：当：当QQ0 0=1=1时，时，再来一个脉冲则翻再来一个脉冲则翻转
34、一次；转一次；FFFF2 2：当：当QQ0 0=QQ1 1=1=1时，再来一个脉冲时，再来一个脉冲则翻转一次。则翻转一次。第63页/共127页计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 00 12345678计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1
35、 1 0 1 1 1 19 101112131415 16 0 0 0 0 0 四位二进制加法计数器的状态表第64页/共127页四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系 由由J J、K K端逻辑表达式，可得出四位同步二进制计数端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。器的逻辑电路。触发器翻转条件触发器翻转条件 J J、K K端逻辑表达式端逻辑表达式J J、K K端逻辑表达式端逻辑表达式FF0每输入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1 Q0Q2=Q1=Q0=1J3=K3=Q2 Q1
36、Q0J0=K0=1J1=K1=Q0J2=K2=Q1 Q0J3=K3=Q2 Q1 Q0（加法）（加法）（减法）（减法）第65页/共127页 计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型 JK 触发器组成的同步四位二进制加法计数器 最低位触发器最低位触发器FFFF0 0每一个脉冲每一个脉冲就翻转一次；就翻转一次；FFFF1 1：当：当QQ0 0=1=1时，时，再来一个脉冲则再来一个脉冲则翻转一次；翻转一次；FFFF2 2：当：当QQ1 1=QQ0 0=1 1时，再来一个时，再来一个脉冲则翻
37、转一次。脉冲则翻转一次。FFFF3 3：当Q2=Q1=Q0=1 时再来一个时钟FFFF3 3翻转。第66页/共127页 74LS161型四位同步二进制计数器(a)外引线排列图；(b)逻辑符号A0A1A3A2UCC:16 GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)第67页/共127页01111 1 10 0 RD CPEP ET 表表21.3.4 74LS16121.3.4 74LS161型
38、型同步二进制计数器的功能功能表表0111LD输输 入入输输 出出Q3Q2Q1Q0A3A2A1A0d3d2d1d0d3d2d1d0计 数保 持 保 持 0 0 0 0第68页/共127页例例:分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能,说明其用处。说明其用处。设初始状态为设初始状态为“000”000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP计数脉冲第69页/共127页解：解：1.1.写出写出各触发器各触发器 J J、K K端和端和CPCP端的逻辑表达式端的逻辑表达式 CP0=CP K0=1 J0=Q2K1=1 J1=1CP1=Q0J2=Q0Q1K2=1CP2=
39、CP RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP计数脉冲第70页/共127页解：当初始状态为解：当初始状态为“000”000”时，时，各触发器各触发器J J、K K端和端和C C端的电平端的电平为为 CP0=CP=0 K0=1 J0=Q2=1 K1=1 J1=1 CP1=Q0=0J2=Q0Q1=0 K2=1CP2=CP=0 RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP计数脉冲第71页/共127页011111CPCP J J2 2=QQ0 0QQ1 1K K2 2=1=1 J J1 1=K K1 1=1=1K K0 0=1=1 J J0 0=QQ2 2Q
40、Q2 2 QQ1 1 QQ0 0011111011111111111011101011111000010012010301141005000由表可知，经由表可知，经5 5个脉冲循环一次，个脉冲循环一次，为五进制计数器。为五进制计数器。2.2.2.2.列写状态转换表，分析其状态转换过程列写状态转换表，分析其状态转换过程CP1=Q0 由于计数脉冲没有同时加到各位触发器上，所以由于计数脉冲没有同时加到各位触发器上，所以为为异步计数器异步计数器。第72页/共127页异步五进制计数器工作波形异步五进制计数器工作波形CP12345Q0Q1Q2第73页/共127页十进制计数器十进制计数器十进制计数器：十进制
41、计数器：计数规律：计数规律：“逢十进一逢十进一”。它是用。它是用四位二进制四位二进制数数表示对应的表示对应的十进制数十进制数，所以又称为二，所以又称为二-十进制计数十进制计数器。器。四位二进制可以表示十六种状态，为了表示十四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用哪六种状态，有不同的安排，这里仅介绍广泛使用 84218421编码的十进制计数器。编码的十进制计数器。1.同步十进制计数器十进制计数器第74页/共127页十进制加法计数器状态表十进制加法计数器状态表二进制数
42、Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890第75页/共127页RDQJKQFF0QJKQFF1 CP计数脉冲QJKQFF2QJKQQ3FF3Q2Q1Q0十进制同步加法计数器十进制同步加法计数器第76页/共127页Q0Q1Q2Q3CP12345678910十进制计数器工作波形十进制计数器工作波形 常用74LS160型同步十进制加法计数器,其外引脚排列及功能表与74LS161型计数器相同。第77页/共12
43、7页2.2.异步十进制计数器异步十进制计数器(1)74LS290(1)74LS290型型二二-五五-十进制计数器十进制计数器Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第78页/共127页逻辑功能及外引线排列逻辑功能及外引线排列110 10清零0000（1 1）R R01 01、R R02 02：置置“0”0”输入端输入端逻辑功能逻辑功能Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第79页/共127页逻辑
44、功能及外引线排列逻辑功能及外引线排列0置“9”1100（1 1）S S91 91、S S92 92：置置“9”9”输入端输入端逻辑功能逻辑功能1 1Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第80页/共127页逻辑功能及外引线排列逻辑功能及外引线排列计数功能计数功能0011Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第81页/共127页0011输入脉冲输出二进制输入脉冲输出五进制Q1RD CP0&R02
45、R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第82页/共127页0011输入脉冲输出十进制Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0第83页/共127页74LS29074LS290型计数器功能表型计数器功能表输 入输 出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数计数清零清零置置9 9第84页/共127页输入计数脉冲84218421异步
46、十进制计数器异步十进制计数器十分频输出(进位输出)计数状态计数器输出(2)74LS290(2)74LS290的应用的应用S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地外引线排列图外引线排列图17814S92S91Q3Q0Q2Q1R01R02CP1CP0第85页/共127页输入输入脉冲脉冲十分频输出十分频输出54215421异步十进制计数器异步十进制计数器Q1Q2Q3Q0CP1 2 3 4 5 6 7 8 9 10工作波形S92S91Q0Q3Q1Q2R01R02CP1CP0第86页/共127页S92S91Q3Q0Q2Q1R01R02CP1CP0五进制输出计数脉冲输
47、入异步五进制计数器异步五进制计数器CP12345Q1Q2Q3工作波形第87页/共127页如何构成如何构成 N N进制计数器进制计数器 反馈置反馈置“0”0”法：法：当满足一定的条件时，利用计当满足一定的条件时，利用计数器的复位端强迫计数器清零数器的复位端强迫计数器清零,重新开始新一轮计数。重新开始新一轮计数。利用反馈置利用反馈置“0”0”法可用已有的计数器得出小于法可用已有的计数器得出小于原进制的计数器。原进制的计数器。例：用一片例：用一片74LS29074LS290可构成十进制计数器，如将可构成十进制计数器，如将十进制计数器适当改接十进制计数器适当改接,利用其清零端进行反馈清零，利用其清零端
48、进行反馈清零，则可得出十以内的任意进制计数器。则可得出十以内的任意进制计数器。第88页/共127页用一片用一片74LS29074LS290构成十以内的任意进制计数器构成十以内的任意进制计数器例：六进制计数器例：六进制计数器六六种种状状态态二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(CP)(CP)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890第89页/共127页例：六进制计数器六种状态 当状态当状态 01100110（6 6）
49、出出现时，将现时，将 QQ2 2=1=1，QQ1 1=1=1 送到复位端送到复位端 R R0101和和R R0202，使计数器立即清零使计数器立即清零。状态。状态 01100110仅瞬间存在。仅瞬间存在。74LS29074LS290为异步为异步清零的计数器清零的计数器反馈置反馈置“0”0”实现方法实现方法:Q3Q2Q1Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0第90页/共127页1111六进制计数器六进制计数器S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数脉冲计
50、数器清零七进制计数器七进制计数器 当出现当出现 01100110（6 6）时，）时，应应立即使立即使计数器清零，计数器清零，重新开始新一轮计数。重新开始新一轮计数。当出现当出现 0111(7)0111(7)时，时，计数器计数器立即立即清零，重清零，重新开始新一轮计数。新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数脉冲计数器清零&.第91页/共127页二片二片74LS29074LS290构成构成100100以内的计数器以内的计数器例例1 1：二十四进制计数器：二十四进制计数器二十四分频输出二十四分频输出.0010(2)0010(2)0100(4)S92S91Q