《数字电路与逻辑设计复习题(8页).doc》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计复习题(8页).doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-数字电路与逻辑设计复习题一、填空题1将十进制数转换成等值的二进制数、八进制数、十六进制数。(23.375)10=( )2=( )8=( )162十进制数74的余3BCD码是 。3逻辑函数的对偶式和反演式（用反演规则）分别为： 对偶式： ； 反演式： ；4若采用奇较验方式，信息码为1000101的校验码为 0 。5若采用偶较验方式，信息码1101101校验位为 1 。6钟控RS触发器的特征方程是 Sd+!Rd*Qn ，约束条件是 (!Sd)=(!Rd) 。7同步RS触发器的特性方程为Qn+1=S+!R*Qn_；约束方程为 RS=0 。8四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=11
2、01,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。9触发器有 个稳态，存储8位二进制信息要 个触发器。10四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。11OC门称为 集电极开路 门，多个OC门输出端并联到一起可实现 线与 功能12三态门的三种可能的输出状态是 高电平 、 低电平 、 高阻态 。13具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为 64K*8位 。14具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为 8K*8位 。15常用的脉冲单元电路
3、有 、 、和 。16（2008）10=（ 0101 0011 00111011 ）余3BCD。17若，则：(F = !A*!B+C) 1,3,5 ， 2,4,6 。18数字电路按照是否有记忆功能通常可分为 组合逻辑电路 和 时序逻辑电路 两类。1974LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。（选择填TTL或CMOS）20一数据选择器，A1A0为地址信号，D1=1，D2=1,D0=D3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。A1A2=01时，F = D1；A1A2=10时，F=D2;21共阳接法的发光二极管数码显示器，应采用 低
4、 电平驱动的七段显示译码器。二. 单项选择题1属于组合逻辑电路的是（ ）。A 触发器 B. 全加器 C. 移位寄存器 D. 计数器2下列四个数中最大的数是( )A.(198)10 B.(001010000010)8421BCD282 C.(10100000)2 160 D.(AF)16 175 3.下图所示是（ ）触发器的状态图。A. SR B. T C. D D. T4在下列逻辑电路中，不是组合逻辑电路的是（ ）。A.全加器 B.译码器 C.寄存器 D.编码器5某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要（ ）个触发器。3150
5、0/60=525 -29525210A.31500 B.60 C.525 D.106只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）。A.全部改变 B.全部为0 C.不可预料 D.保持不变7函数F= +AB转换成或非或非式为（ ）A. B. C. D. 8. 逻辑函数的表示方法中具有唯一性的是（ ）。A .真值表 B.表达式 C.逻辑图 D.卡诺图9对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ） A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X10同步计数器和异步计数器比较，同步计数器的显著优点是 。A.工作速度高 B.触发器利用率高
6、 C.电路简单 D.不受时钟CP控制。(异步计数器)11n个变量的逻辑函数应该有最小项（ ）A.2n个B.n2个C.2n个D. (2n-1)个12时序逻辑电路的一般结构由组合电路与（ ）组成。A全加器B存储电路时序逻辑电路有记忆功能C译码器D选择器13下图所示逻辑图输出为“1”时，输入变量（ ）ABCD取值组合为F=!(AB)CDA0000 B0101C1110 D111114随机存取存储器(RAM)正常工作时具有( )功能A.只读 B.可读可写 C.只写 D以上都不对15下列编码中，常用于表示键盘上的数字、字母和标点符号的编码是（ ）A.ASCII码 B.BCD码 C.余3码 D.格雷码16
7、2009个0连续同或的结果是( )同或是偶函数A.0 B.1 C.任意 D.无法确定异或是奇函数17优先编码器响应的输入是 ( )A.没有有效输入 B.最低级优先有效输入C.所有有效输入 D.最高级优先有限输入三、函数化简题四、 作图题1、已知CP脉冲，对如图所示电路，画出Q1,Q2的输出波形。设触发器的初始状态为0。CPF1F2Q1Q22、触发器电路如下图所示，试画出在CP信号作用下触发器Q端的波形。设触发器的初始状态为“0”。3.试画出图2（a）所示边沿触发器构成的电路在图2（b）作用下输出端Q1、Q2的工作波形（设初始状态Q1Q2=00）。图2五、分析题1、分析下图所示电路，要求：写出
8、F1和F2 的逻辑表达式，列出真值表，并说明电路功能。 2、分析下图所示电路，要求：写出S和C的逻辑表达式，列出真值表，并说明电路功能。 3、试分析下图电路，写出Y0、Y1表达式，说明电路功能。Y074LS138ABCA2A1A0S1Y1“1”&4、由8选1数据选择器CT74151和门电路构成的组合逻辑电路如下图所示，请完成：(1) 请写出输出G的逻辑表达式; A2 A1 GA0 EN D0 D1 D2 D3 D4 D5 D6 D7MUXY07ABCGD“1”1(2) 列出真值表。 5、分析如下图所示阵列图，请完成：（1） 写出逻辑表达式；（2） 列出真值表；（3） 说明该阵列图是由ROM构成
9、的什么电路？ 111A B CF CO地址译码器 全加器 6、分析如图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，并画出电路的状态图和波形图。六、设计题1、采用降维法用一片集成8选1数据选择器CT74151和必要的门电路实现逻辑函数：（用A作记图符号）。2、用集成3线-8线译码器CT74LS138和门电路实现一组多输出逻辑函数，并画出逻辑图。 3、已知输入信号A、B、C及输出函数P1，P2的波形如图所示。试列出函数P1，P2的真值表及表达式，并用3-8译码器74LSl38及必要的门电路产生函数P1、P2。4、用4位二进制同步计数器74LS161和必要的门电路采用同步置数法设计一个11进制计数器。要求：简要说明设计思路，并画出逻辑连线图和状态转移图。5、用一块CT74161和必要的门电路实现一可变模值计数器。当A=0时，实现模7计数器；当A=1时，实现摸5计数器。简要说明设计过程。要求采用CO反馈置数。CTT CTP CR D3 D2 D1 D0CT74161CPQ3 Q2 Q1 Q0LDCO6、试用D触发器和门电路设计一个同步模七计数器，其状态图如图所示。-第 8 页-